Informatik- und Kommunikationssysteme der nächsten Generation verarbeiten Datenströme von mehreren zehn Gigabit pro Sekunde. Viele davon werden Prozessoren und SERDES-Chipsätze (Serializer/Deserializer) mit Taktfrequenzen im Gigahertzbereich einsetzen. Herkömmliche parallele Bus-Topologien haben ihre Bandbreitengrenzen erreicht. Da parallele Busse immer breiter werden, steigen die Komplexität und die Kosten für das Routing von Leiterplatten exponentiell an. Hochgeschwindigkeits-Serienkanäle haben sich als Lösung für die zunehmende Verzerrung zwischen Daten- und Taktleitungen in parallelen Busarchitekturen herausgestellt. Die neuesten seriellen Busarchitekturen haben die herkömmlichen parallelen Busarchitekturen in digitalen Hochgeschwindigkeitssystemen schnell verdrängt. Ingenieure setzen verschiedene Gigabit-Serienverbindungsprotokolle mit integrierter Taktung ein, um die Verkabelung zu vereinfachen und die Bandbreite pro Kanal zu erhöhen.