I sistemi informatici e di comunicazione di prossima generazione gestiranno flussi di dati che raggiungono decine di gigabit al secondo. Molti di questi adotteranno processori e chipset serializzatori/deserializzatori (SERDES) che operano a frequenze di clock che superano la gamma dei gigahertz. Le topologie tradizionali di bus parallelo hanno raggiunto i loro limiti di larghezza di banda. Con l’ampliamento dei bus paralleli, la complessità e il costo del routing dei circuiti stampati (PCB) aumenta in modo esponenziale. I canali seriali ad alta velocità si sono imposti come soluzione all’aumento dello skew tra i dati e le linee di clock nelle architetture a bus parallelo. Le ultime architetture a bus seriale hanno rapidamente sostituito quelle a bus parallelo nei sistemi digitali ad alta velocità. I tecnici stanno adottando diversi protocolli di interconnessione seriale gigabit con clock incorporato per semplificare il cablaggio e aumentare la larghezza di banda per canale.