

DDR3

一致性测试

用户手册

CN01A

目录

| | | |
|----------|--|-----------|
| 1 | 引言 | 14 |
| 2 | 测试项目和引用标准 | 15 |
| 2.1 | 测试项目 | 15 |
| 2.2 | 引用标准 | 20 |
| 3 | 测试设备 | 24 |
| 4 | 一致性测试软件 | 25 |
| 4.1 | 测试项配置 | 26 |
| 4.1.1 | 设置 | 26 |
| 4.1.2 | 测试项选择 | 29 |
| 4.1.3 | 配置 | 29 |
| 4.1.4 | 连接 | 31 |
| 4.1.5 | 启动测试 | 32 |
| 4.2 | 结果查看 | 34 |
| 4.3 | 报告生成设置 | 35 |
| 5 | 时钟单端正信号测试集 | 37 |
| 5.1 | VSEH(Clock Plus) | 37 |
| 5.1.1 | 规范说明 | 37 |
| 5.1.2 | 计算方法 | 37 |
| 5.1.3 | 测试结果参考 | 38 |
| 5.2 | VSEL(Clock Plus) | 39 |
| 5.2.1 | 规范说明 | 39 |
| 5.2.2 | 计算方法 | 39 |
| 5.2.3 | 测试结果参考 | 40 |
| 5.3 | Overshoot 和 Overshoot Area(Clock Plus) | 41 |
| 5.3.1 | 规范说明 | 41 |
| 5.3.2 | 计算方法 | 41 |
| 5.3.3 | 测试结果参考 | 42 |
| 5.4 | Undershoot 和 Undershoot Area(Clock Plus) | 43 |
| 5.4.1 | 规范说明 | 43 |
| 5.4.2 | 计算方法 | 43 |
| 5.4.3 | 测试结果参考 | 44 |
| 5.5 | 压摆率(Slew Rate)(Clock Plus) | 45 |
| 5.5.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 45 |
| 5.5.2 | 测试结果参考 | 46 |
| 6 | 时钟单端负信号测试集 | 47 |
| 6.1 | VSEH(Clock Minus) | 47 |

| | | |
|----------|---|-----------|
| 6.1.1 | 规范说明 | 47 |
| 6.1.2 | 计算方法 | 47 |
| 6.1.3 | 测试结果参考 | 48 |
| 6.2 | VSEL(Clock Minus) | 49 |
| 6.2.1 | 规范说明 | 49 |
| 6.2.2 | 计算方法 | 49 |
| 6.2.3 | 测试结果参考 | 50 |
| 6.3 | Overshoot 和 Overshoot Area(DQ) (Clock Minus)..... | 51 |
| 6.3.1 | 规范说明 | 51 |
| 6.3.2 | 计算方法 | 51 |
| 6.3.3 | 测试结果参考 | 52 |
| 6.4 | Undershoot 和 Undershoot Area (Clock Minus)..... | 53 |
| 6.4.1 | 规范说明 | 53 |
| 6.4.2 | 计算方法 | 53 |
| 6.4.3 | 测试结果参考 | 54 |
| 6.5 | 压摆率(Slew Rate)(Clock Minus)..... | 55 |
| 6.5.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 55 |
| 6.5.2 | 测试结果参考 | 56 |
| 7 | 时钟差分信号测试集 | 57 |
| 7.1 | tERR 测试集 | 57 |
| 7.1.1 | 规范说明 | 57 |
| 7.1.2 | 计算方法 | 58 |
| 7.1.3 | 测试结果参考 | 58 |
| 7.2 | tCK(abs)..... | 60 |
| 7.2.1 | 规范说明 | 60 |
| 7.2.2 | 计算方法 | 60 |
| 7.2.3 | 测试结果参考 | 60 |
| 7.3 | tCH(abs)..... | 61 |
| 7.3.1 | 规范说明 | 61 |
| 7.3.2 | 计算方法 | 61 |
| 7.3.3 | 测试结果参考 | 61 |
| 7.4 | tCL(abs)..... | 62 |
| 7.4.1 | 规范说明 | 62 |
| 7.4.2 | 计算方法 | 62 |
| 7.4.3 | 测试结果参考 | 62 |
| 7.5 | tCK(avg)..... | 63 |
| 7.5.1 | 规范说明 | 63 |
| 7.5.2 | 计算方法 | 66 |
| 7.5.3 | 测试结果参考 | 67 |
| 7.6 | tCH(avg)..... | 68 |
| 7.6.1 | 规范说明 | 68 |

| | | |
|--------|----------------|----|
| 7.6.2 | 计算方法 | 68 |
| 7.6.3 | 测试结果参考 | 68 |
| 7.7 | tCL(avg) | 69 |
| 7.7.1 | 规范说明 | 69 |
| 7.7.2 | 计算方法 | 69 |
| 7.7.3 | 测试结果参考 | 69 |
| 7.8 | tJIT(per) | 70 |
| 7.8.1 | 规范说明 | 70 |
| 7.8.2 | 计算方法 | 70 |
| 7.8.3 | 测试结果参考 | 70 |
| 7.9 | tJIT(cc) | 72 |
| 7.9.1 | 规范说明 | 72 |
| 7.9.2 | 计算方法 | 72 |
| 7.9.3 | 测试结果参考 | 72 |
| 7.10 | tJIT(duty) | 73 |
| 7.10.1 | 规范说明 | 73 |
| 7.10.2 | 计算方法 | 73 |
| 7.10.3 | 测试结果参考 | 73 |
| 7.11 | tDVAC(CK) | 74 |
| 7.11.1 | 规范说明 | 74 |
| 7.11.2 | 计算方法 | 74 |
| 7.11.3 | 测试结果参考 | 74 |
| 7.12 | VIX(CK) | 76 |
| 7.12.1 | 规范说明 | 76 |
| 7.12.2 | 计算方法 | 76 |
| 7.12.3 | 测试结果参考 | 77 |
| 7.13 | VIHdiff.CK(AC) | 78 |
| 7.13.1 | 规范说明 | 78 |
| 7.13.2 | 计算方法 | 78 |
| 7.13.3 | 测试结果参考 | 78 |
| 7.14 | VILdiff.CK(AC) | 80 |
| 7.14.1 | 规范说明 | 80 |
| 7.14.2 | 计算方法 | 80 |
| 7.14.3 | 测试结果参考 | 80 |
| 7.15 | VIHdiff.CK(DC) | 82 |
| 7.15.1 | 规范说明 | 82 |
| 7.15.2 | 计算方法 | 82 |
| 7.15.3 | 测试结果参考 | 82 |
| 7.16 | VILdiff.CK(DC) | 84 |
| 7.16.1 | 规范说明 | 84 |
| 7.16.2 | 计算方法 | 84 |
| 7.16.3 | 测试结果参考 | 84 |

| | | |
|----------|---|------------|
| 8 | 数据选通单端正信号测试集 | 86 |
| 8.1 | tHZ(DQS) | 86 |
| 8.1.1 | 规范说明 | 86 |
| 8.1.2 | 计算方法 | 86 |
| 8.1.3 | 测试结果参考 | 87 |
| 8.2 | tLZ(DQS)..... | 88 |
| 8.2.1 | 规范说明 | 88 |
| 8.2.2 | 计算方法 | 89 |
| 8.2.3 | 测试结果参考 | 89 |
| 8.3 | 压摆率(Slew Rate)(DQS)..... | 90 |
| 8.3.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 90 |
| 8.3.2 | 测试结果参考 | 91 |
| 8.4 | Overshoot 和 Overshoot Area (DQS) | 92 |
| 8.4.1 | 规范说明 | 92 |
| 8.4.2 | 计算方法 | 92 |
| 8.4.3 | 测试结果参考 | 93 |
| 8.5 | Undershoot 和 Undershoot Area (DQS) | 94 |
| 8.5.1 | 规范说明 | 94 |
| 8.5.2 | 计算方法 | 94 |
| 8.5.3 | 测试结果参考 | 95 |
| 8.6 | VSEH(DQS)..... | 96 |
| 8.6.1 | 规范说明 | 96 |
| 8.6.2 | 计算方法 | 96 |
| 8.6.3 | 测试结果参考 | 97 |
| 8.7 | VSEL(DQS) | 98 |
| 8.7.1 | 规范说明 | 98 |
| 8.7.2 | 计算方法 | 98 |
| 8.7.3 | 测试结果参考 | 98 |
| 9 | 数据选通单端负信号测试集 | 100 |
| 9.1 | 压摆率(Slew Rate)(DQS#) | 100 |
| 9.1.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 100 |
| 9.1.2 | 测试结果参考 | 101 |
| 9.2 | Overshoot 和 Overshoot Area (DQS#)..... | 102 |
| 9.2.1 | 规范说明 | 102 |
| 9.2.2 | 计算方法 | 102 |
| 9.2.3 | 测试结果参考 | 103 |
| 9.3 | Undershoot 和 Undershoot Area(DQS#)..... | 104 |
| 9.3.1 | 规范说明 | 104 |
| 9.3.2 | 计算方法 | 104 |
| 9.3.3 | 测试结果参考 | 105 |

| | | |
|-----------|--------------------|------------|
| 9.4 | VSEH(DQS#) | 106 |
| 9.4.1 | 规范说明 | 106 |
| 9.4.2 | 计算方法 | 106 |
| 9.4.3 | 测试结果参考 | 107 |
| 9.5 | VSEL(DQS#) | 108 |
| 9.5.1 | 规范说明 | 108 |
| 9.5.2 | 计算方法 | 108 |
| 9.5.3 | 测试结果参考 | 109 |
| 10 | 数据选通差分信号测试集 | 110 |
| 10.1 | tDQSK | 110 |
| 10.1.1 | 规范说明 | 110 |
| 10.1.2 | 计算方法 | 111 |
| 10.1.3 | 测试结果参考 | 111 |
| 10.2 | tDQSS | 112 |
| 10.2.1 | 规范说明 | 112 |
| 10.2.2 | 计算方法 | 113 |
| 10.2.3 | 测试结果参考 | 113 |
| 10.3 | tDQSH | 114 |
| 10.3.1 | 规范说明 | 114 |
| 10.3.2 | 计算方法 | 114 |
| 10.3.3 | 测试结果参考 | 115 |
| 10.4 | tDQSL | 116 |
| 10.4.1 | 规范说明 | 116 |
| 10.4.2 | 计算方法 | 116 |
| 10.4.3 | 测试结果参考 | 117 |
| 10.5 | tDSS | 118 |
| 10.5.1 | 规范说明 | 118 |
| 10.5.2 | 计算方法 | 118 |
| 10.5.3 | 测试结果参考 | 119 |
| 10.6 | tDSH | 120 |
| 10.6.1 | 规范说明 | 120 |
| 10.6.2 | 计算方法 | 120 |
| 10.6.3 | 测试结果参考 | 121 |
| 10.7 | tWPST | 122 |
| 10.7.1 | 规范说明 | 122 |
| 10.7.2 | 计算方法 | 122 |
| 10.7.3 | 测试结果参考 | 123 |
| 10.8 | tWPRE | 124 |
| 10.8.1 | 规范说明 | 124 |
| 10.8.2 | 计算方法 | 124 |
| 10.8.3 | 测试结果参考 | 125 |

| | | |
|---------|-----------------|-----|
| 10.9 | tRPRE | 126 |
| 10.9.1 | 规范说明 | 126 |
| 10.9.2 | 计算方法 | 127 |
| 10.9.3 | 测试结果参考 | 127 |
| 10.10 | tRPST | 128 |
| 10.10.1 | 规范说明 | 128 |
| 10.10.2 | 计算方法 | 129 |
| 10.10.3 | 测试结果参考 | 129 |
| 10.11 | tDVAC(DQS) | 130 |
| 10.11.1 | 规范说明 | 130 |
| 10.11.2 | 计算方法 | 130 |
| 10.11.3 | 测试结果参考 | 130 |
| 10.12 | tQSH | 132 |
| 10.12.1 | 规范说明 | 132 |
| 10.12.2 | 计算方法 | 132 |
| 10.12.3 | 测试结果参考 | 133 |
| 10.13 | tQSL | 134 |
| 10.13.1 | 规范说明 | 134 |
| 10.13.2 | 计算方法 | 134 |
| 10.13.3 | 测试结果参考 | 135 |
| 10.14 | VIX(DQS) | 136 |
| 10.14.1 | 规范说明 | 136 |
| 10.14.2 | 计算方法 | 136 |
| 10.14.3 | 测试结果参考 | 137 |
| 10.15 | VIHdiff.DQS(AC) | 138 |
| 10.15.1 | 规范说明 | 138 |
| 10.15.2 | 计算方法 | 138 |
| 10.15.3 | 测试结果参考 | 138 |
| 10.16 | VIHdiff.DQS(DC) | 140 |
| 10.16.1 | 规范说明 | 140 |
| 10.16.2 | 计算方法 | 140 |
| 10.16.3 | 测试结果参考 | 140 |
| 10.17 | VILdiff.DQS(AC) | 142 |
| 10.17.1 | 规范说明 | 142 |
| 10.17.2 | 计算方法 | 142 |
| 10.17.3 | 测试结果参考 | 142 |
| 10.18 | VILdiff.DQS(DC) | 144 |
| 10.18.1 | 规范说明 | 144 |
| 10.18.2 | 计算方法 | 144 |
| 10.18.3 | 测试结果参考 | 144 |
| 10.19 | VOHdiff(AC) | 146 |
| 10.19.1 | 规范说明 | 146 |

| | | |
|-----------|----------------|------------|
| 10.19.2 | 计算方法 | 146 |
| 10.19.3 | 测试结果参考 | 146 |
| 10.20 | VOLdiff(AC) | 148 |
| 10.20.1 | 规范说明 | 148 |
| 10.20.2 | 计算方法 | 148 |
| 10.20.3 | 测试结果参考 | 148 |
| 10.21 | SRQdiffR | 150 |
| 10.21.1 | 规范说明 | 150 |
| 10.21.2 | 计算方法 | 151 |
| 10.21.3 | 测试结果参考 | 151 |
| 10.22 | SRQdiffF | 152 |
| 10.22.1 | 规范说明 | 152 |
| 10.22.2 | 计算方法 | 152 |
| 10.22.3 | 测试结果参考 | 153 |
| 11 | 数据信号测试集 | 154 |
| 11.1 | tHZ(DQ) | 154 |
| 11.1.1 | 规范说明 | 154 |
| 11.1.2 | 计算方法 | 154 |
| 11.1.3 | 测试结果参考 | 155 |
| 11.2 | tLZ(DQ) | 156 |
| 11.2.1 | 规范说明 | 156 |
| 11.2.2 | 计算方法 | 157 |
| 11.2.3 | 测试结果参考 | 157 |
| 11.3 | tDQSQ | 158 |
| 11.3.1 | 规范说明 | 158 |
| 11.3.2 | 计算方法 | 158 |
| 11.3.3 | 测量结果参考 | 159 |
| 11.4 | tQH | 160 |
| 11.4.1 | 规范说明 | 160 |
| 11.4.2 | 计算方法 | 160 |
| 11.4.3 | 测量结果参考 | 161 |
| 11.5 | tDS.DQ(base) | 162 |
| 11.5.1 | 规范说明 | 162 |
| 11.5.2 | 计算方法 | 162 |
| 11.5.3 | 测量结果参考 | 163 |
| 11.6 | tDS.DQ(derate) | 164 |
| 11.6.1 | 规范说明 | 164 |
| 11.6.2 | 计算方法 | 164 |
| 11.6.3 | 测量结果参考 | 165 |
| 11.7 | tDH.DQ(base) | 166 |
| 11.7.1 | 规范说明 | 166 |

| | | |
|---------|---|-----|
| 11.7.2 | 计算方法 | 166 |
| 11.7.3 | 测量结果参考 | 167 |
| 11.8 | t _{DH.DQ} (derate) | 168 |
| 11.8.1 | 规范说明 | 168 |
| 11.8.2 | 计算方法 | 168 |
| 11.8.3 | 测量结果参考 | 169 |
| 11.9 | t _{DIPW} (DQ) | 170 |
| 11.9.1 | 规范说明 | 170 |
| 11.9.2 | 计算方法 | 170 |
| 11.9.3 | 测量结果参考 | 170 |
| 11.10 | t _{VAC} (DQ) | 172 |
| 11.10.1 | 规范说明 | 172 |
| 11.10.2 | 计算方法 | 172 |
| 11.10.3 | 测量结果参考 | 172 |
| 11.11 | V _{IH.DQ} (AC) | 174 |
| 11.11.1 | 规范说明 | 174 |
| 11.11.2 | 计算方法 | 174 |
| 11.11.3 | 测试结果参考 | 174 |
| 11.12 | V _{IH.DQ} (DC) | 175 |
| 11.12.1 | 规范说明 | 175 |
| 11.12.2 | 计算方法 | 175 |
| 11.12.3 | 测试结果参考 | 175 |
| 11.13 | V _{IL.DQ} (AC) | 176 |
| 11.13.1 | 规范说明 | 176 |
| 11.13.2 | 计算方法 | 176 |
| 11.13.3 | 测试结果参考 | 176 |
| 11.14 | V _{IL.DQ} (DC) | 177 |
| 11.14.1 | 规范说明 | 177 |
| 11.14.2 | 计算方法 | 177 |
| 11.14.3 | 测试结果参考 | 177 |
| 11.15 | 压摆率(Slew Rate)(DQ) | 178 |
| 11.15.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 178 |
| 11.15.2 | 测试结果参考 | 179 |
| 11.16 | Overshoot 和 Overshoot Area(DQ) | 180 |
| 11.16.1 | 规范说明 | 180 |
| 11.16.2 | 计算方法 | 180 |
| 11.16.3 | 测试结果参考 | 181 |
| 11.17 | Undershoot 和 Undershoot Area(DQ) | 182 |
| 11.17.1 | 规范说明 | 182 |
| 11.17.2 | 计算方法 | 182 |
| 11.17.3 | 测试结果参考 | 183 |
| 11.18 | V _{OH} (AC) | 184 |

| | | |
|-----------|------------------|------------|
| 11.18.1 | 规范说明 | 184 |
| 11.18.2 | 计算方法 | 184 |
| 11.18.3 | 测量结果参考 | 184 |
| 11.19 | VOH(DC) | 186 |
| 11.19.1 | 规范说明 | 186 |
| 11.19.2 | 计算方法 | 186 |
| 11.19.3 | 测量结果参考 | 186 |
| 11.20 | VOL(AC) | 188 |
| 11.20.1 | 规范说明 | 188 |
| 11.20.2 | 计算方法 | 188 |
| 11.20.3 | 测量结果参考 | 188 |
| 11.21 | VOL(DC) | 189 |
| 11.21.1 | 规范说明 | 189 |
| 11.21.2 | 计算方法 | 189 |
| 11.21.3 | 测量结果参考 | 189 |
| 11.22 | SRQseR | 190 |
| 11.22.1 | 规范说明 | 190 |
| 11.22.2 | 计算方法 | 190 |
| 11.22.3 | 测试结果参考 | 191 |
| 11.23 | SRQseF | 192 |
| 11.23.1 | 规范说明 | 192 |
| 11.23.2 | 计算方法 | 192 |
| 11.23.3 | 测试结果参考 | 192 |
| 12 | 数据掩码信号测试集 | 194 |
| 12.1 | tDS.DM(base) | 194 |
| 12.1.1 | 规范说明 | 194 |
| 12.1.2 | 计算方法 | 194 |
| 12.1.3 | 测量结果参考 | 195 |
| 12.2 | tDS.DM(derate) | 196 |
| 12.2.1 | 规范说明 | 196 |
| 12.2.2 | 计算方法 | 196 |
| 12.2.3 | 测量结果参考 | 197 |
| 12.3 | tDH.DM(base) | 198 |
| 12.3.1 | 规范说明 | 198 |
| 12.3.2 | 计算方法 | 198 |
| 12.3.3 | 测量结果参考 | 199 |
| 12.4 | tDH.DM(derate) | 200 |
| 12.4.1 | 规范说明 | 200 |
| 12.4.2 | 计算方法 | 200 |
| 12.4.3 | 测量结果参考 | 201 |
| 12.5 | tDIPW(DM) | 202 |

| | | |
|-----------|---|------------|
| 12.5.1 | 规范说明 | 202 |
| 12.5.2 | 计算方法 | 202 |
| 12.5.3 | 测量结果参考 | 202 |
| 12.6 | tVAC | 204 |
| 12.6.1 | 规范说明 | 204 |
| 12.6.2 | 计算方法 | 204 |
| 12.6.3 | 测量结果参考 | 204 |
| 12.7 | VIH.DM(AC) | 206 |
| 12.7.1 | 规范说明 | 206 |
| 12.7.2 | 计算方法 | 206 |
| 12.7.3 | 测试结果参考 | 206 |
| 12.8 | VIH.DM(DC) | 207 |
| 12.8.1 | 规范说明 | 207 |
| 12.8.2 | 计算方法 | 207 |
| 12.8.3 | 测试结果参考 | 207 |
| 12.9 | VIL.DM(AC) | 208 |
| 12.9.1 | 规范说明 | 208 |
| 12.9.2 | 计算方法 | 208 |
| 12.9.3 | 测试结果参考 | 208 |
| 12.10 | VIL.DM(DC) | 209 |
| 12.10.1 | 规范说明 | 209 |
| 12.10.2 | 计算方法 | 209 |
| 12.10.3 | 测试结果参考 | 209 |
| 12.11 | 压摆率(Slew Rate)(DM) | 210 |
| 12.11.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 210 |
| 12.11.1 | 测试结果参考 | 211 |
| 12.12 | Overshoot 和 Overshoot Area(DM) | 212 |
| 12.12.1 | 规范说明 | 212 |
| 12.12.2 | 计算方法 | 212 |
| 12.12.3 | 测试结果参考 | 213 |
| 12.13 | Undershoot 和 Undershoot Area(DM) | 214 |
| 12.13.1 | 规范说明 | 214 |
| 12.13.2 | 计算方法 | 214 |
| 12.13.3 | 测试结果参考 | 215 |
| 13 | 命令或地址信号测试集 | 216 |
| 13.1 | tIS(base) | 216 |
| 13.1.1 | 规范说明 | 216 |
| 13.1.2 | 计算方法 | 216 |
| 13.1.3 | 测量结果参考 | 217 |
| 13.2 | tIS(derate) | 218 |
| 13.2.1 | 规范说明 | 218 |

| | | |
|---------|---|-----|
| 13.2.2 | 计算方法 | 218 |
| 13.2.3 | 测量结果参考 | 219 |
| 13.3 | tIH(base) | 220 |
| 13.3.1 | 规范说明 | 220 |
| 13.3.2 | 计算方法 | 220 |
| 13.3.3 | 测量结果参考 | 221 |
| 13.4 | tIH(derate) | 222 |
| 13.4.1 | 规范说明 | 222 |
| 13.4.2 | 计算方法 | 222 |
| 13.4.3 | 测量结果参考 | 223 |
| 13.5 | tIPW | 223 |
| 13.5.1 | 规范说明 | 223 |
| 13.5.2 | 计算方法 | 224 |
| 13.5.3 | 测量结果参考 | 224 |
| 13.6 | tVAC(CA) | 225 |
| 13.6.1 | 规范说明 | 225 |
| 13.6.2 | 计算方法 | 225 |
| 13.6.3 | 测量结果参考 | 225 |
| 13.7 | VIH.CA(AC) | 227 |
| 13.7.1 | 规范说明 | 227 |
| 13.7.2 | 计算方法 | 227 |
| 13.7.3 | 测试结果参考 | 227 |
| 13.8 | VIH.CA(DC) | 228 |
| 13.8.1 | 规范说明 | 228 |
| 13.8.2 | 计算方法 | 228 |
| 13.8.3 | 测试结果参考 | 228 |
| 13.9 | VIL.CA(AC) | 229 |
| 13.9.1 | 规范说明 | 229 |
| 13.9.2 | 计算方法 | 229 |
| 13.9.3 | 测试结果参考 | 229 |
| 13.10 | VIL.CA(DC) | 230 |
| 13.10.1 | 规范说明 | 230 |
| 13.10.2 | 计算方法 | 230 |
| 13.10.3 | 测试结果参考 | 230 |
| 13.11 | 压摆率(Slew Rate)(CA) | 231 |
| 13.11.1 | 计算方法(SlewSR / SlewSF / SlewHR / SlewHF) | 231 |
| 13.11.2 | 测试结果参考 | 232 |
| 13.12 | Overshoot 和 Overshoot Area(CA) | 233 |
| 13.12.1 | 规范说明 | 233 |
| 13.12.2 | 计算方法 | 233 |
| 13.12.3 | 测试结果参考 | 234 |
| 13.13 | Undershoot 和 Undershoot Area(CA) | 235 |

| | | |
|---------|-------------|-----|
| 13.13.1 | 规范说明..... | 235 |
| 13.13.2 | 计算方法..... | 235 |
| 13.13.3 | 测试结果参考..... | 236 |

1 引言

鼎阳科技目前可提供 DDR3/DDR2 的一致性测试方案，涵盖 JEDEC（联合电子设备工程委员会）规范的电气、时钟和时序参数。一致性测试所需设备包括高性能示波器、差分探头及分析软件。本用户手册介绍了 DDR3 一致性测试的测试方法和测试环境。

鼎阳科技推出的 DDR3 一致性分析方案，包括：

- 用户可以执行单项或多项测试；
- 向用户展示如何将示波器和被测设备（DUT: Device under test 的缩写）连接；
- 为每个测试项目自动设置示波器；
- 显示每个已执行测试项目的详细信息和通过标准；
- 可生成 HTML、XML 或者 PDF 测试报告。

2 测试项目和引用标准

2.1 测试项目

鼎阳科技推出的 SDS7000A 示波器支持以下的 DDR3 一致性测试项目：

- 时钟单端正信号测试集
 - Slew Rate-Setup-Rising(CK)
 - Slew Rate-Setup-Falling(CK)
 - Slew Rate-Hold-Rising(CK)
 - Slew Rate-Hold-Falling(CK)
 - Overshoot(CK)
 - Undershoot(CK)
 - Overshoot Area(CK)
 - Undershoot Area(CK)
 - VSEH(CK)
 - VSEL(CK)
- 时钟单端负信号测试集
 - Slew Rate-Setup-Rising(CK#)
 - Slew Rate-Setup-Falling(CK#)
 - Slew Rate-Hold-Rising(CK#)
 - Slew Rate-Hold-Falling(CK#)
 - Overshoot(CK#)
 - Undershoot(CK#)
 - Overshoot Area(CK#)
 - Undershoot Area(CK#)
 - VSEH(CK#)
 - VSEL(CK#)
- 时钟差分信号测试集
 - tERR 测试集
 - tCK(abs)
 - tCH(abs)
 - tCL(abs)

- tCK(avg)
- tCH(avg)
- tCL(avg)
- tJIT(cc)
- tJIT(duty)
- tDVAC(CK)
- VIX(CK)
- VIHdiff.CK(AC)
- VIHdiff.CK(DC)
- VILdiff.CK(AC)
- VILdiff.CK(DC)
- 数据选通单端正信号测试集
 - tHZ(DQS)
 - tLZ(DQS)
 - Slew Rate-Setup-Rising(DQS)
 - Slew Rate-Setup-Falling(DQS)
 - Slew Rate-Hold-Rising(DQS)
 - Slew Rate-Hold-Falling(DQS)
 - Overshoot(DQS)
 - Undershoot(DQS)
 - Overshoot Area(DQS)
 - Undershoot Area(DQS)
 - VSEH(DQS)
 - VSEL(DQS)
- 数据选通单端负信号测试集
 - Slew Rate-Setup-Rising(DQS#)
 - Slew Rate-Setup-Falling(DQS#)
 - Slew Rate-Hold-Rising(DQS#)
 - Slew Rate-Hold-Falling(DQS#)
 - Overshoot(DQS#)
 - Undershoot(DQS#)
 - Overshoot Area(DQS#)

- Undershoot Area(DQS#)
- VSEH(DQS#)
- VSEL(DQS#)
- 数据选通差分信号测试集
 - tDQSK
 - tDQSS
 - tDQSH
 - tDQSL
 - tDSS
 - tDSH
 - tWPST
 - tWPRE
 - tRPRE
 - tRPST
 - tDVAC(DQS)
 - tQSH
 - tQSL
 - VIX(DQS)
 - VIHdiff.DQS(AC)
 - VIHdiff.DQS(DC)
 - VILdiff.DQS(AC)
 - VILdiff.DQS(DC)
 - VOHdiff(AC)
 - VOLdiff(AC)
 - SRQdiffR
 - SRQdiffF
- 数据信号测试集
 - tHZ(DQ)
 - tLZ(DQ)
 - tDQSQ
 - tQH
 - tDS.DQ(base)

- tDS.DQ(derate)
- tDH.DQ(base)
- tDH.DQ(derate)
- tDIPW(DQ)
- tVAC(DQ)
- VIH.DQ(AC)
- VIH.DQ(DC)
- VIL.DQ(AC)
- VIL.DQ(DC)
- Slew Rate-Setup-Rising(DQ)
- Slew Rate-Setup-Falling(DQ)
- Slew Rate-Hold-Rising(DQ)
- Slew Rate-Hold-Falling(DQ)
- Overshoot(DQ)
- Undershoot(DQ)
- Overshoot Area(DQ)
- Undershoot Area(DQ)
- VOH(AC)
- VOH(DC)
- VOL(AC)
- VOL(DC)
- SRQseR
- SRQseF
- 数据屏蔽信号测试集
 - tDS.DM(base)
 - tDS.DM(derate)
 - tDH.DM(base)
 - tDH.DM(derate)
 - tDIPW(DM)
 - tVAC(DM)
 - VIH.DM(AC)
 - VIH.DM(DC)

- VIL.DM(AC)
- VIL.DM(DC)
- Slew Rate-Setup-Rising(DM)
- Slew Rate-Setup-Falling(DM)
- Slew Rate-Hold-Rising(DM)
- Slew Rate-Hold-Falling(DM)
- Overshoot(DM)
- Undershoot(DM)
- Overshoot Area(DM)
- Undershoot Area(DM)
- 命令或地址信号测试集
 - tIS(base)
 - tIS(derate)
 - tIH(base)
 - tIH(derate)
 - tIPW
 - tVAC(CA)
 - VIH.CA(AC)
 - VIH.CA(DC)
 - VIL.CA(AC)
 - VIL.CA(DC)
 - Slew Rate-Setup-Rising(CA)
 - Slew Rate-Setup-Falling(CA)
 - Slew Rate-Hold-Rising(CA)
 - Slew Rate-Hold-Falling(CA)
 - Overshoot(CA)
 - Undershoot(CA)
 - Overshoot Area(CA)
 - Undershoot Area(CA)

2.2 引用标准

鼎阳科技推出的 DDR3 一致性测试方案，遵循 JEDEC 标准，下表详述了各个测试项目所参考的标准。

表 2-1

| 测试参数名 | 参考 |
|------------------------|--|
| VSEH(CK/CK#) | JESD79-3F Table 27 |
| VSEL(CK/CK#) | JESD79-3F Table 27 |
| Overshoot(CK/CK#) | JESD79-3F Table 37 |
| Undershoot(CK/CK#) | JESD79-3F Table 37 |
| OvershootArea(CK/CK#) | JESD79-3F Table 37, Figure 99 |
| UndershootArea(CK/CK#) | JESD79-3F Table 37, Figure 99 |
| VIX(CK) | JESD79-3F Table 28, Figure 93 |
| VIX(CK) | JESD79-3F Table 28, Figure 93 |
| VIX(CK) | JESD79-3-1A.01 Table 25, Figure 2 |
| VIX(CK) | JESD79-3-1A.01 Table 25, Figure 2 |
| VIHdiff.CK | JESD79-3F Table 25, Figure 91 |
| VIHdiff.CK | JESD79-3-1A.01 Table 23 |
| VILdiff.CK | JESD79-3F Table 25, Figure 91 |
| VILdiff.CK | JESD79-3-1A.01 Table 23 |
| VIHdiff.CK(AC) | JESD79-3F Table 25, Figure 91 |
| VIHdiff.CK(AC) | JESD79-3-1A.01 Table 23 |
| VILdiff.CK(AC) | JESD79-3F Table 25, Figure 91 |
| VILdiff.CK(AC) | JESD79-3-1A.01 Table 23 |
| tDVAC(CK) | JESD79-3F Table 26, Figure 91, JESD79-3-1A.01 Table 24 |
| tJIT(cc) | JESD79-3F 12.1.5, Table 68, Table 69 |
| tCK(avg) | JESD79-3F 12.1.1, Table 62-67 |
| tJIT(per) | JESD79-3F 12.1.4, Table 68, Table 69 |
| tERR(nper) | JESD79-3F 12.1.6, Table 68, Table 69 |
| tCK(abs) | JESD79-3F 12.1.2, Table 68, Table 69 |
| tCH(avg) | JESD79-3F 12.1.3, Table 68, Table 69 |
| tCL(avg) | JESD79-3F 12.1.3, Table 68, Table 69 |
| tJIT(duty) | JESD79-3F table 68, Table 69 |
| tCH(abs) | JESD79-3F 12.1.3, Table 68, Table 69 |
| tCL(abs) | JESD79-3F 12.1.3, Table 68, Table 69 |

| 测试参数名 | 参考 |
|--------------------------|--|
| VSEH(DQS/DQS#) | JESD79-3F Table 27 |
| VSEL(DQS/DQS#) | JESD79-3F Table 27 |
| Overshoot(DQS/DQS#) | JESD79-3F Table 37 |
| Undershoot(DQS/DQS#) | JESD79-3F Table 37 |
| OvershootArea(DQS/DQS#) | JESD79-3F Table 37, Figure 99 |
| UndershootArea(DQS/DQS#) | JESD79-3F Table 37, Figure 99 |
| VIX(DQS) | JESD79-3F Table 28, Figure 93, JESD79-3-1A.01 Table 25 |
| VIX(DQS) | JESD79-3F Table 28, Figure 93, JESD79-3-1A.01 Table 25 |
| VIHdiff.DQS | JESD79-3F Table 25, Figure 91 |
| VIHdiff.DQS | JESD79-3-1A.01 Table 23 |
| VIHdiff.DQS | JESD79-3-1A.01 Table 23 |
| VILdiff.DQS | JESD79-3F Table 25, Figure 91 |
| VILdiff.DQS | JESD79-3-1A.01 Table 23 |
| VIHdiff.DQS(AC) | JESD79-3F Table 25, Figure 91 |
| VIHdiff.DQS(AC) | JESD79-3-1A.01 Table 23 |
| VILdiff.DQS(AC) | JESD79-3F Table 25, Figure 91 |
| VILdiff.DQS(AC) | JESD79-3-1A.01 Table 23 |
| tDQSS | JESD79-3F table 68, Table 69, Figure 44 |
| tDQSH | JESD79-3F table 68, Table 69, Figure 44 |
| tDQSL | JESD79-3F table 68, Table 69, Figure 44 |
| tDSS | JESD79-3F table 68, Table 69, Figure 44 |
| tDSH | JESD79-3F table 68, Table 69, Figure 44 |
| tWPRE | JESD79-3F 4.14.4, Figure 45, table 68, Table 69 |
| tWPST | JESD79-3F 4.14.5, Figure 46, table 68, Table 69 |
| tDVAC(DQS) | JESD79-3F Table 26, Figure 91, JESD79-3-1A.01 Table 24 |
| VOHdiff(AC) | JESD79-3F Table 31 |
| VOLdiff(AC) | JESD79-3F Table 31 |
| SRQdiffR/SRQdiffF | JESD79-3F Table 35, Figure 96 |
| SRQdiffR/SRQdiffF | JESD79-3F Table 35, Figure 96 |
| SRQdiffR/SRQdiffF | JESD79-3-1A.01 Table 22 |
| SRQdiffR/SRQdiffF | JESD79-3-1A.01 Table 22 |
| tHZ(DQS) | JESD79-3F 4,13,2.3 Figure 30, Table 68, Table 69 |
| tLZ(DQS) | JESD79-3F 4,13,2.3 Figure 30, Table 68, Table 69 |

| 测试参数名 | 参考 |
|------------------|---|
| tRPRE | JESD79-3F 4.13.2.4 Figure31, Table 68, Table 69 |
| tRPST | JESD79-3F 4.13.2.5 Figure32, Table 68, Table 69 |
| tQSH | JESD79-3F 4.13.2.1 Figure 28, Table 68, Table 69 |
| tQSL | JESD79-3F 4.13.2.1 Figure 28, Table 68, Table 69 |
| tDQSCK | JESD79-3F 4.13.2.1 Figure 28, Table 68, Table 69 |
| VIH.DQ(DC) | JESD79-3F Table 24, JESD79-3-1A.01 Table 5 |
| VIL.DQ(DC) | JESD79-3F Table 24, JESD79-3-1A.01 Table 5 |
| VIH.DQ(AC) | JESD79-3F Table 24, JESD79-3-1A.01 Table 5 |
| VIL.DQ(AC) | JESD79-3F Table 24, JESD79-3-1A.01 Table 5 |
| SlewSR | JESD79-3F 13.6 Figure 114 |
| SlewSF | JESD79-3F 13.6 Figure 114 |
| SlewHR | JESD79-3F 13.6 Figure 115 |
| SlewHF | JESD79-3F 13.6 Figure 115 |
| tDS(base) | JESD79-3F 13.6 Figure 114-117 |
| tDH(base) | JESD79-3F 13.6 Figure 114-117 |
| tDS(derate) | JESD79-3F Table 77-80, JESD-79-3-1A.01 Table 14 |
| tDH(derate) | JESD79-3F Table 77-80, JESD-79-3-1A.01 Table 14 |
| tDIPW | JESD79-3F Table 68, Table 69 |
| tVAC | JESD79-3F Figure 114, Table 81, JESD79-3-1A.01 Table 16 |
| VOH(DC) | JESD79-3F Table 30 |
| VOH(AC) | JESD79-3F Table 30 |
| VOL(DC) | JESD79-3F Table 30 |
| VOL(AC) | JESD79-3F Table 30 |
| SRQseR/SRQseF | JESD79-3F 9.3 Figure 95, Table 33 |
| SRQseR/SRQseF | JESD79-3F 9.3 Figure 95, Table 33 |
| SRQseR/SRQseF | JESD79-3F 9.3 Figure 95, JESD79-3-1A.01 Table 21 |
| SRQseR/SRQseF | JESD79-3F 9.3 Figure 95, JESD79-3-1A.01 Table 21 |
| tHZ(DQ) | JESD79-3F 4,13,2.3 Figure 30, Table 68, Table 69 |
| tLZ(DQ) | JESD79-3F 4,13,2.3 Figure 30, Table 68, Table 69 |
| tLZ(DQ) | JESD79-3F 4,13,2.3 Figure 30, Table 68, Table 69 |
| tDQSQ | JESD79-3F 4.13.2 Figure 27, Table 68, Table 69 |
| tQH | JESD79-3F 4.13.2 Figure 27, Table 68, Table 69 |
| Overshoot(DQ/DM) | JESD79-3F 9.6.2 Figure 99, Table 37 |

| 测试参数名 | 参考 |
|--------------------------|--|
| Undershoot(DQ/DM) | JESD79-3F 9.6.2 Figure 99, Table 37 |
| OvershootArea(DQ/DM) | JESD79-3F 9.6.2 Figure 99, Table 37 |
| UndershootArea(DQ/DM) | JESD79-3F 9.6.2 Figure 99, Table 37 |
| VIH.CA(DC) | JESD79-3F 8.1.1 Table 23, JESD79-3-1A.01 Table 4 |
| VIL.CA(DC) | JESD79-3F 8.1.1 Table 23, JESD79-3-1A.01 Table 4 |
| VIH.CA(AC) | JESD79-3F 8.1.1 Table 23, JESD79-3-1A.01 Table 4 |
| VIL.CA(AC) | JESD79-3F 8.1.1 Table 23, JESD79-3-1A.01 Table 4 |
| SlewSR | JESD79-3F 13.6 Figure 110 |
| SlewSF | JESD79-3F 13.6 Figure 110 |
| SlewHR | JESD79-3F 13.6 Figure 111 |
| SlewHF | JESD79-3F 13.6 Figure 111 |
| Overshoot(ADDR/CMD) | JESD79-3F 9.6.2 Figure 98, Table 36 |
| Undershoot(ADDR/CMD) | JESD79-3F 9.6.2 Figure 98, Table 36 |
| OvershootArea(ADDR/CMD) | JESD79-3F 9.6.2 Figure 98, Table 36 |
| UndershootArea(ADDR/CMD) | JESD79-3F 9.6.2 Figure 98, Table 36 |
| tIS(base) | JESD79-3F Figure 110-113 |
| tIH(base) | JESD79-3F Figure 110-113 |
| tIS(derate) | JESD79-3F 13.5 Table 71-74, JESD79-3-1A.01 Table 8-10 |
| tIH(derate) | JESD79-3F 13.5 Table 71-74, JESD79-3-1A.01 Table 8-10 |
| tIPW | JESD79-3F Table 68, Table 69 |
| tVAC | JESD79-3F Figure 110 Table 75, JESD79-3-1A.01 Table 11 |

3 测试设备

DDR3 一致性分析需要用到下述的设备：

- 示波器（如 SDS7000A），要求带宽 ≥ 2 GHz，并开通一致性分析选项。
- 有源差分探头：有源差分探头（如 SAP2500D 或 SAP5000D），要求带宽大于 2 GHz，用于探测信号。

4 一致性测试软件

鼎阳科技的 DDR 一致性分析软件是依据 JEDEC 规范而推出的解决方案, 该分析软件可控制示波器自动完成测试, 图形化操作指导简化了测量过程, 可灵活配置测试项目, 测试报告记录了整个测量结果, 包括测试数值及测试波形的截图。

SDS7000A 提供 DDR3 一致性测试功能, 按照 **分析** -> **一致性测试** -> **协议类型** 选择 **DDR**, 点击 **ON**, 即可打开一致性测试功能, 如下图所示。



一致性测试功能分为三大部分：**测试项配置**、**结果查看**、**报告生成设置**，如下图所示。



4.1 测试项配置

测试项配置分为：设置、测试项选择、配置、连接、启动测试、结果六个步骤，其界面如下图所示。

以下对这六个步骤一一介绍。



4.1.1 设置


设置项包含以下几大部分：配置、版本、数据速率、测试信号来源、AC 电平。以下对各个部份分别介绍。

1. 配置中的调出、上一次、保存。




- 保存：可以将设置、测试项选择、配置里的当前设置保存下来，会生成一个后缀是.xml 的文件，以便下一次直接调出。
- 调出：直接调用之前生成的.xml 的文件，使设置恢复到之前的状态。
- 上一次：调出上一次点击运行测试时的配置。

2. 版本选择。



选择要测试的 DDR 版本，目前提供 DDR2、DDR3、DDR3L 三个测试版本。

3. 测试数据速率选择。



根据用户选择的不同 DDR 版本，有不同的数据速率可供用户选择，用户可根据 DUT 的速率进行相应的勾选。


4. 测试信号来源选择



测试信号来源分为两种：实时采集和波形文件。

- 实时采集：用户通过探头连接 DUT，实时采集测试数据，示波器根据采集的数据进行相应的测试。
- 波形文件：用户可以将待测的信号保存为 bin 文件，示波器会将相应的 bin 文件恢复为对应的波形，并对其进行相应的测试。


当测试信号来源选择“波形文件”时，可通过“配置”选项里的“波形文件设置”按照要求加入对应的波形文件。如下图所示：



当测试信号来源选择“波形文件”时，“连接”选项里就会提示“运行当前测试不需要连接任何探头”；如果选择的“实时采集”，那么“连接”里就会显示各个通道所需要接入的信号。注意，用户在每次启动测试时，需要查看设备的连接是否满足对应的“连接”要求。

5. AC 电平选择

AC 电平分为 DQ 和 CA 两部份，分别表示数据信号 DQ 和命令/地址信号 CA，不同的数据速率有不同的可选值，AC 电平的可选值如下图所示：



上图中的 135、150、175 和 DDR 测试时的阈值有关，所选的值越小阈值越低，其对噪声的容限越低，时序窗口越小，对应的 DDR3 数据速率越快。例如选择 DDR3-2133 时，DQ 的 AC 电平只有 135 可选，如下图所示：




用户可根据实际的数据速率选择不同的 AC 电平值，所选的值越小越严苛，一般推荐高速选 135，中速选 150，低速选 150 或者 175。

4.1.2 测试项选择

在本栏目中选择需要测试的项目，如下所示。



用户可勾选想测的项目，不同的测试项目有不同的连接方法，“连接”里会显示各个通道所需要接入的信号。在启动测试前请检查 DUT 是否按要求连接。连接界面如下图所示：




根据上图的提示，将 CLK 差分信号的正端接 1 通道差分探头的正极，将 CLK 差分信号的负端接 1 通道差分探头的负极。


4.1.3 配置

1. 连接设置

该配置用于选择测试通道，用户可根据自己的需要选择对应的测试通道，系统根据用户的选择分配不同的信号，如下图所示：



上图中，将 4 个通道都勾选上的话，系统会认为 4 个通道均可用于测试，然后就会将当前测试项的信号分配到 1 通道。即要求将 CLK 差分信号接到示波器 1 通道。



上图中，只勾选了 3、4 通道，系统会认为只有 3、4 通道可用于测试，然后就将当前测试项的信号分配到 3 通道。即要求将 CLK 差分信号接到示波器 3 通道。此时的连接页面也会对应变成 3 通道，如下图所示。用户可根据实际情况灵活选择用于测试的通道。



2. 测量阈值设置

该项用于设置测试的阈值以及一些参考电平，这些配置已由系统提前配置好了，且遵循 JESD 规范要求，用户无需单独配置。在设置中选择不同的 DDR 版本、不同的数据速率以及不同的 AC 电平值，该配置值有的也会跟着自动改变。如有特殊要求，用户可以在右边的输入框里自定义这些配置值，一般使用系统自带的配置值即可。配置界面如下图所示：



4.1.4 连接

根据选择的测试项，以及配置中的连接设置的不同，连接页面会显示各个通道所需连接的待测设备信号，用户按要求将对应的信号接入对应的通道即可。如图下图所示。



【注意】：在每次启动测试前，请检查信号的连接是否符合要求。

4.1.5 启动测试


启动测试窗口如下图所示，点击“运行测试”后界面右上角会弹出提示框，提示用户按要求连接好设备。



提示窗口如下图所示，如果用户已经连接好设备，点击确定即可开始测试，如果还没连接好，可以等连接好后再点击确定；点击停止即可取消此次测试，点击跳过可以跳过该连接所对应的测试项，进行下一个测试项，并弹出下一项的连接提示窗口，按提示要求连接即可。如果用户选择了多个测试项，在每个大的测试项结束后，也会弹出这样的提示框，按要求连接即可。




在接下来的测试过程中，会有弹窗显示当前的测试进度，如下图所示。点击取消可停止当前测试。



当捕获到对应的波形后，界面会显示各个测试项的波形，并用光标卡出测试位置，然后自动截图。


若未捕获到相应的波形，弹窗也会有相应的提示，如下图所示：



若未捕获到波形，系统会再次尝试，当 16 次尝试后都未捕获到，点击取消和退出即可结束当前测试。此时请检查用户的连接是否满足系统要求，可手动查看信号波形有无异常。


4.2 结果查看

测试完成后，会自动进入到测试结果界面，如下图所示：



点击某个具体的测试项，界面下方会对应显示该测试项的细节信息。可以单击波形界放大波形，查看波形的细节信息，再次点击放大后的波形，可以返回到该界面。点击右侧的结果查看，可以退出该界面，再次点击结果查看，可以进入该界面。

波形细节图，如下图所示：



点击上图的界面可返回结果界面。

4.3 报告生成设置




如上图所示，点击右上角的一致性测试，再点击 **报告生成设置**，可进入报告设置界面，左侧可填入有关的测试信息，也可不填。报告文件类型提供了三种文件格式：XML、HTML、PDF，用户可根据需求选择。


【注意】：保存成 HTML 格式时，如下图所示，会生成一个文件夹与 HTML 文件，两者的文件名相同（后缀名不同），如需拷贝，需要把两者都拷走，并且将两者放置在同一路径下。



点击 **预览报告** 可以提前查看生成报告的效果；点击文件管理，用户可自行选择报告保存的路径，点击 **保存** 即可保存测试结果，点击 **另存为**，可以给文件命名再保存。如下图所示。




测试报告包括所有测试结果的摘要表，点击具体的某个测试项，可以跳转到对应的波形截图位置，以便查看详细的测试信息。



报告的总览信息以及摘要信息如上图所示。

详细信息页面包括一个相关测试波形的屏幕截图和相应测试结果，如下图所示。



5 时钟单端正信号测试集

5.1 VSEH(Clock Plus)

该测试的目的是验证 CLK 单端正信号的正脉冲的最大电压是否符合 JESD 规范中规定的 V_{SEH} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5V，DDR3L 为 1.35V。用户可以选择使用配置中的 "阈值设置" 功能，按照自定义的 VDD 值执行此测试，一般情况下不建议更改这些参数。

5.1.1 规范说明

表 5-1 VSEH 规格要求

| 参数 | 释义 | DDR3-800/1066/1333/1600 | | 单位 |
|------|---------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| VSEH | 时钟单端高电平 | $(V_{DD}/2)+0.175$ | / | V |

5.1.2 计算方法




图 5-1 V_{SEH} 计算方法

1. 预置示波器。
2. 在被测 CLK 信号的上升沿触发。
3. 在整个波形中查找所有有效的时钟正脉冲。一个有效的时钟正脉冲从有效时钟上升沿的 V_{REF} 穿越点始，到下一个有效时钟下降沿的 V_{REF} 穿越点结束。
4. 对于一个有效的时钟正脉冲，测量其脉冲的电压最大值 V_{Max} 并将其视为 V_{SEH} 。对波形中发现的所有有效正脉冲重复上一步。
5. 从测出的 V_{SEH} 中找出最差的结果。

5.1.3 测试结果参考

下图 5-2 为可观测的测试结果示例。



图 5-2 VSEH(CK)测试示例

5.2 VSEL(Clock Plus)

该测试的目的是验证 CLK 单端正信号的负脉冲的最小电压是否符合 JESD 规范中规定的 V_{SEL} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5V，DDR3L 为 1.35V。用户可以选择使用配置中的"阈值设置"功能，按照自定义的 VDD 值执行此测试，一般情况下不建议更改这些参数。

5.2.1 规范说明

表 5-2 V_{SEL} 规格要求

| 参数 | 释义 | DDR3-800/1066/1333/1600 | | 单位 |
|------|---------|-------------------------|--------------------|----|
| | | 最小值 | 最大值 | |
| VSEL | 时钟单端低电平 | / | $(V_{DD}/2)-0.175$ | V |

5.2.2 计算方法




图 5-3 V_{SEL} 计算方法

1. 预置示波器。
2. 在被测 CLK 信号的上升沿触发。
3. 在整个波形中查找所有有效的时钟负脉冲。一个有效的时钟负脉冲开始于有效时钟下降沿的 V_{REF} 穿越点，结束于有效时钟上升沿的 V_{REF} 穿越点。
4. 对于一个有效的时钟负脉冲，测量其电压最小值 V_{Min} 并将其视为 V_{SEL} 值。
5. 对波形中发现的所有有效负脉冲重复上一步。
6. 从测出的 V_{SEL} 中找出最差的结果。

5.2.3 测试结果参考

下图 5-4 为可观测的测试结果示例。




图 5-4 VSEL(CK)测试示例

5.3 Overshoot 和 Overshoot Area(Clock Plus)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JESD 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 5-5 过冲幅度和过冲面积的定义


5.3.1 规范说明

表 5-3 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

5.3.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 CLK 与 V_{DDQ} (或 V_{DDCA}) 上升交叉点开始，到 V_{DDQ} (或 V_{DDCA}) 与 CLK 下降沿交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ (或 V_{DDCA})。
 - ii 评估低于 V_{DDQ} (或 V_{DDCA}) 的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} (或 V_{DDCA})。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 5-6 过冲面积计算方式

iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0 V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。

v 将计算结果存储, 供以后的最坏情况查找过程使用。

3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出最差的结果。
5. 将测试结果与一致性测试限值进行比较。

5.3.3 测试结果参考

下图 5-7 为可观测的测试结果示例。




图 5-7 Overshoot(CK)和 Overshoot Area (CK)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

5.4 Undershoot 和 Undershoot Area(Clock Plus)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 5-8 下冲幅度和下冲面积的定义

5.4.1 规范说明

表 5-4 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|-----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Undershoot Area | 0.25 V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

5.4.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 TMIN 和 VMIN 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = 0 - VMIN。
 - ii 通过梯形法计算面积，评估 0V 以下的总面积（参考图 5-6）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。

4. 从存储结果中找出最差的结果。
5. 将测试结果与测试限值进行比较。

5.4.3 测试结果参考

下图 5-9 为可观测的测试结果示例。



图 5-9 Undershoot 和 Undershoot Area(CK)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

5.5 压摆率(Slew Rate)(Clock Plus)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且规范中并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。所以在自动化测量中，CLK 差分信号单端连接的 setup time 或 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

5.5.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为tDS补偿值的选择依据，否则使用切线压摆率作为依据。

测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。

建立时间 (tDS) 的压摆率定义：

- 上升信号：从上升沿穿过 VREF(dc)到第一次穿过 VIH(ac)min 的斜率。
- 下降信号：从下降沿穿过 VREF(dc)到第一次穿过 VIL(ac)max 的斜率。

保持时间 (tDH) 的压摆率定义：

- 上升信号：从最后一次穿过 VIL(dc)max 到上升沿穿过 VREF(dc)的斜率。
- 下降信号：从最后一次穿过 VIH(dc)min 到下降沿穿过 VREF(dc)的斜率。




图 5-10 标称压摆率




图 5-11 切线压摆率

5.5.2 测试结果参考

下图 5-12 为可观测的测试结果示例。




图 5-12 Slew rate Setup/Hold-Rising/Falling(CLK)测试示例测试示例

6 时钟单端负信号测试集

6.1 VSEH(Clock Minus)

该测试的目的是验证 CLK 单端负信号的正脉冲的最大电压是否符合 JESD 规范中规定的 V_{SEH} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5V，DDR3L 为 1.35V。用户可以选择使用配置中的 "阈值设置" 功能，按照自定义的 V_{DD} 值执行此测试，一般情况下不建议更改这些参数。

6.1.1 规范说明

表 6-1 V_{SEH} 规格要求

| 参数 | 释义 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------|---------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| V_{SEH} | 时钟单端高电平 | $(V_{DD}/2)+0.175$ | / | V |

6.1.2 计算方法




图 6-1 V_{SEH} 计算方法

1. 预置示波器。
2. 在被测 CLK#信号的上升沿触发。
3. 在整个波形中查找所有有效的时钟正脉冲。一个有效的时钟正脉冲从有效时钟上升沿的 V_{REF} 穿越点开始，到下一个有效时钟下降沿的 V_{REF} 穿越点结束
4. 对于一个有效的时钟正脉冲，测量其脉冲的电压最大值 V_{Max} 并将其视为 V_{SEH}
5. 对波形中发现的所有有效正脉冲重复上一步。
6. 从测出的 V_{SEH} 中找出最差的结果。

6.1.3 测试结果参考

下图 6-2 为可观测的测试结果示例。




图 6-2 VSEH(CK#)测试示例

6.2 VSEL(Clock Minus)

该测试的目的是验证 CLK 单端负信号的负脉冲的最小电压是否符合 JESD 规范中规定的 V_{SEL} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5 V，DDR3L 为 1.35 V。用户可以选择使用配置中的“阈值设置”功能，按照自定义的 VDD 值执行此测试，一般情况下不建议更改这些参数。

6.2.1 规范说明

表 6-2 V_{SEL} 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|------|---------|-------------------------|--------------------|----|
| | | 最小值 | 最大值 | |
| VSEL | 时钟单端低电平 | / | $(V_{DD}/2)-0.175$ | V |

6.2.2 计算方法




图 6-3 V_{SEL} 计算方法

1. 预置示波器。
2. 在被测 CLK#信号的上升沿触发。
3. 在整个波形中查找所有有效的时钟负脉冲。一个有效的时钟负脉冲开始于有效时钟下降沿的 V_{REF} 交叉点，结束于有效时钟上升沿的 V_{REF} 交叉点。
4. 对于一个有效的时钟负脉冲，测量其电压最小值 V_{Min} 并将其视为 V_{SEL} 值。
5. 对波形中发现的所有有效负脉冲重复上一步。
6. 从测得的 V_{SEL} 中找出最差的结果。

6.2.3 测试结果参考

下图 6-4 为可观测的测试结果示例。



图 6-4 VSEL(CK#)测试示例

6.3 Overshoot 和 Overshoot Area(DQ) (Clock Minus)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JEDEC 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JEDEC 规范中规定的一致性限制。




图 6-5 过冲幅度和过冲面积的定义


6.3.1 规范说明

表 6-3 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

6.3.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 V_{DDQ} (或 V_{DDCA}) 上升交叉点开始，到 V_{DDQ} (或 V_{DDCA}) 下降交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ (或 V_{DDCA})。
 - ii 评估低于 V_{DDQ} (或 V_{DDCA}) 的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} (或 V_{DDCA})。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 6-6 过冲面积计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与符合性测试限值进行比较。

6.3.3 测试结果参考

下图 6-7 为可观测的测试结果示例。




图 6-7 Overshoot(CK#)和 Overshoot Area(CK#)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

6.4 Undershoot 和 Undershoot Area (Clock Minus)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JEDEC 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JEDEC 规范中规定的一致性限制。




图 6-8 下冲幅度和下冲面积的定义

6.4.1 规范说明

表 6-4 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|-----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Undershoot Area | 0.25 V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

6.4.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区域。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{\text{MIN}}$ 。
 - ii 通过梯形法计算下冲面积，评估 VSSQ 以下的总面积。
 - iii 存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。
4. 从存储结果中找出最差的结果。

5. 将最差的测试结果与测试阈值进行比较。

6.4.3 测试结果参考

下图 6-9 为可观测的测试结果示例。




图 6-9 Undershoot (CK#)和 Undershoot Area (CK#)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

6.5 压摆率(Slew Rate)(Clock Minus)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。所以在自动测量中，CLK 差分信号单端连接的 setup time 或 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

6.5.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为 t_{DS} 补偿值的选择依据，否则使用切线压摆率作为依据。

测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。

建立时间 (t_{DS}) 的斜率定义：

- 上升信号：从上升沿穿过 $V_{REF}(dc)$ 到第一次穿过 $V_{IH}(ac)min$ 的斜率。
- 下降信号：从下降沿穿过 $V_{REF}(dc)$ 到第一次穿过 $V_{IL}(ac)max$ 的斜率。

保持时间 (t_{DH}) 的斜率定义：

- 上升信号：从最后一次穿过 $V_{IL}(dc)max$ 到上升沿穿过 $V_{REF}(dc)$ 的斜率。
- 下降信号：从最后一次穿过 $V_{IH}(dc)min$ 到下降沿穿过 $V_{REF}(dc)$ 的斜率。




图 6-10 标称压摆率




图 6-11 切线压摆率

6.5.2 测试结果参考

下图 6-12 为可观测的测试结果示例。




图 6-12 Slew rate Setup/Hold-Rising/Falling (CK#)测试示例

7 时钟差分信号测试集

7.1 tERR 测试集

该测试的目的是测量时钟周期的累计误差。

支持模式为 DDR3、DDR3L。

7.1.1 规范说明

表 7-1 tEER 规范说明

| 测试项 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | DDR3-1600 | | 单位 |
|-------------|---|-----|-----------|-----|-----------|-----|-----------|-----|----|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tEER(2per) | -147 | 147 | -132 | 132 | -118 | 118 | -103 | 103 | ps |
| tEER(3per) | -175 | 175 | -157 | 157 | -140 | 140 | -122 | 122 | ps |
| tEER(4per) | -194 | 194 | -175 | 175 | -155 | 155 | -136 | 136 | ps |
| tEER(5per) | -209 | 209 | -188 | 188 | -168 | 168 | -147 | 147 | ps |
| tEER(6per) | -222 | 222 | -200 | 200 | -177 | 177 | -155 | 155 | ps |
| tEER(7per) | -232 | 232 | -209 | 209 | -186 | 186 | -163 | 163 | ps |
| tEER(8per) | -241 | 241 | -217 | 217 | -193 | 193 | -169 | 169 | ps |
| tEER(9per) | -249 | 249 | -224 | 224 | -200 | 200 | -175 | 175 | ps |
| tEER(10per) | -257 | 257 | -231 | 231 | -205 | 205 | -180 | 180 | ps |
| tEER(11per) | -263 | 263 | -237 | 237 | -210 | 210 | -184 | 184 | ps |
| tEER(12per) | -269 | 269 | -242 | 242 | -215 | 215 | -188 | 188 | ps |
| tEER(nper) | $tEER(nper)_{min} = (1 + 0.68\ln(n)) * tJIT(per)_{min}$ | | | | | | | | ps |
| | $tEER(nper)_{max} = (1 + 0.68\ln(n)) * tJIT(per)_{max}$ | | | | | | | | |

表 7-2 tEER 规范说明

| 测试项 | DDR3-1866 | | DDR3-2133 | | 单位 |
|------------|-----------|-----|-----------|-----|----|
| | 最小值 | 最大值 | 最小值 | 最大值 | |
| tEER(2per) | -88 | 88 | -74 | 74 | ps |
| tEER(3per) | -105 | 105 | -87 | 87 | ps |
| tEER(4per) | -117 | 117 | -97 | 97 | ps |
| tEER(5per) | -126 | 126 | -105 | 105 | ps |

| | | | | | |
|-------------|--------|-----|------|-----|----|
| tEER(6per) | -133 | 133 | -111 | 111 | ps |
| tEER(7per) | -139 | 139 | -116 | 116 | ps |
| tEER(8per) | -145 | 145 | -121 | 121 | ps |
| tEER(9per) | -150 | 10 | -125 | 125 | ps |
| tEER(10per) | -154 | 154 | -128 | 128 | ps |
| tEER(11per) | -158 | 158 | -132 | 132 | ps |
| tEER(12per) | -161 | 161 | -134 | 134 | ps |
| tEER(nper) | 同表 7-1 | | | | |

7.1.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 首先，统计前 200 个时钟周期的平均值，即大窗口位于前两百个时钟周期。
3. 计算第 1,2 周期的平均值。
4. 测量者两个平均值之间的差值，并将其保存为测量结果。
5. 计算第 2,3 周期的平均值，并测量该平均值与大窗口平均值之间的差值。
6. 继续执行相同的步骤，直到将第 199-200 周期的平均值与大窗口平均值进行比较（到目前为止，已生成 199 个测量结果）
7. 接下来，大窗口往右移动一个时钟周期，统计从第 2 个到第 201 个时钟周期的平均值，从比较第 2-3 时钟周期的平均值与新的大窗口平均值开始，直到比较第 200-201 期与大窗口的平均值为止（到目前为止，又进行了 199 次测量，总共进行了 398 次测量）。
8. 窗口往右再移动一个时钟周期，重复同样的步骤，总共获得 597 个测量值。
9. 检查 597 结果的最小值和最大值（最坏情况值）。
10. 将测试结果与合规限值进行比较。
11. tERR(3per) 与 tERR(2per) 相同，只是小窗口大小为 3 个周期。tERR(4per) 使用 4 个周期的小窗口大小，tERR(5per) 使用 5 个周期。
12. tERR(6-10per) 执行 tERR(6per)、tERR(7per)、tERR(8per)、tERR(9per) 和 tERR(10per)、将所有测量结果合并为一个大数据池，并检查最小值和最大值。
13. tERR(11-50per) 对 tERR(11per) 至 tERR(50per) 执行相同的操作。

7.1.3 测试结果参考

下图 7-1 为可观测的测试结果示例。



图 7-1 tERR(CK)测试示例

7.2 tCK(abs)

该测试的目的是测量波形窗口内 CLK 从一个上升沿到下一个上升沿的周期，将统计采样到的所有时钟周期与有效范围进行比较。

7.2.1 规范说明

tCK(abs)的最小值为 tCK(avg)min + tJIT(per)min，最大值为 tCK(avg)max + tJIT(per)max。

7.2.2 计算方法

1. 首先，采样得到多个时钟周期，通常为 200 个，时钟周期绝对值是从时钟的一个完整上升沿至下一个完整上升沿的时间间隔。
2. 统计采样到的所有时钟周期，计算其 tCK(abs)的最小值与最大值。
3. 将测试结果与合规限值进行比较。

7.2.3 测试结果参考

下图 7-2 为可观测的测试结果示例




图 7-2 tCK(abs)测试示例

7.3 tCH(abs)

该测试的目的是测量 CLK 正脉冲宽度的绝对值大小。

7.3.1 规范说明

tCH(abs)的最小值为 $0.43 tCK(\text{avg})$ ，即 0.43 个时钟周期平均值。

7.3.2 计算方法

1. 首先，采样得到多个时钟周期，通常为 200 个。
2. 计算得到 $tCK(\text{avg})$ 。
3. 对于正脉冲宽度，其为从时钟的上升沿到下一个时钟下降沿的时间间隔，时间点以穿越 0 电平的位置为准。
4. 找出周期中的最大高脉冲宽度 $PW_{\text{MAX}}(\text{s})$ 。
5. 找出周期中的最小高脉冲宽度 $PW_{\text{MIN}}(\text{s})$ 。
6. $PW_{\text{MAX}}(tCK) = PW_{\text{MAX}}(\text{s}) / tCK(\text{avg})$ ， $PW_{\text{MIN}}(tCK) = PW_{\text{MIN}}(\text{s}) / tCK(\text{avg})$ ，计算得到 tCH(abs)的最小最大值。
7. 将测试结果与合规限值进行比较。

7.3.3 测试结果参考

下图 7-3 为可观测的测试结果示例。




图 7-3 tCH(abs)测试示例

7.4 tCL(abs)

该测试的目的是测量 CLK 负脉冲宽度的绝对值大小。

7.4.1 规范说明

tCL(abs)的最小值为 $0.43tCK(avg)$ 。

7.4.2 计算方法

1. 首先，采样得到多个时钟周期，通常为 200 个。
2. 计算得到 tCK(avg)。
3. 对于负脉冲宽度，其为从时钟的下降沿到下一个时钟上升沿的时间间隔，时间点以穿越 0 电平的位置为准。
4. 找出周期中的最大低脉冲宽度 PWMAX(s)。
5. 找出周期中的最小低脉冲宽度 PWMIN(s)。
6. $PWMAX(tCK)=PWMAX(s)/tCK(avg)$ ， $PWMIN(tCK)=PWMIN(s)/tCK(avg)$ ，计算得到 tCL(abs)的最小最大值。
7. 将测试结果与合规限值进行比较。

7.4.3 测试结果参考

下图 7-4 为可观测的测试结果示例。



图 7-4 tCL(abs)测试示例

7.5 tCK(avg)

该测试的目的是测量 CLK 周期的平均值,在整个采样数据中选取多个长度为 200 个时钟周期的段,统计其计算出的所有周期平均值,与有效范围进行比较。

7.5.1 规范说明

注: 1. 下表中的最大最小值为空白的是 Reserved 保留项。

2. tCK(avg)的取值范围与 CL 和 CWL 有关,CL 和 CWL 的取值可以通过 MR 寄存器修改配置。

表 7-3 tCK(avg)规格要求

| Speed Bin | | DDR3-800D | | DDR3-800E | | | |
|-------------|-------|----------------------|-----|-----------|-----|-----|----|
| CL-nRCD-nRP | | 5-5-5 | | 6-6-6 | | | |
| Parameter | | Symbol | 最小值 | 最大值 | 最小值 | 最大值 | 单位 |
| CL=5 | CWL=5 | t _{CK(AVG)} | 2.5 | 3.3 | 3.0 | 3.3 | ns |
| CL=6 | CWL=5 | t _{CK(AVG)} | 2.5 | 3.3 | 2.5 | 3.3 | ns |

表 7-4 tCK(avg)规格要求

| Speed Bin | | DDR3-1066E | | DDR3-1066F | | DDR3-1066G | | | |
|-------------|-------|----------------------|-------|------------|-------|------------|-------|------|----|
| CL-nRCD-nRP | | 6-6-6 | | 7-7-7 | | 8-8-8 | | | |
| Parameter | | Symbol | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 单位 |
| CL=5 | CWL=5 | t _{CK(AVG)} | 2.5 | 3.3 | 3.0 | 3.3 | 3.0 | 3.3 | ns |
| | CWL=6 | t _{CK(AVG)} | | | | | | | ns |
| CL=6 | CWL=5 | t _{CK(AVG)} | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | ns |
| | CWL=6 | t _{CK(AVG)} | 1.875 | <2.5 | | | | | ns |
| CL=7 | CWL=5 | t _{CK(AVG)} | | | | | | | ns |
| | CWL=6 | t _{CK(AVG)} | 1.875 | <2.5 | 1.875 | <2.5 | | | ns |
| CL=8 | CWL=5 | t _{CK(AVG)} | | | | | | | ns |
| | CWL=6 | t _{CK(AVG)} | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |

表 7-5 tCK(avg)规格要求

| Speed Bin | | DDR3-1333F | | DDR3-1333G | | DDR3-1333H | | DDR3-1333J | | | |
|-------------|--|------------|-----|------------|-----|------------|-----|------------|-----|-----|----|
| CL-nRCD-nRP | | 7-7-7 | | 8-8-8 | | 9-9-9 | | 10-10-10 | | | |
| Parameter | | Symbol | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 单位 |
| | | | | | | | | | | | |

| | | | | | | | | | | | |
|-------|---------|---------------|-------|--------|-------|--------|-------|--------|-------|--------|----|
| CL=5 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | 3.0 | 3.3 | 3.0 | 3.3 | ns |
| | CWL=6,7 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=6 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | | | | | | | ns |
| | CWL=7 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=7 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | | | | | | | ns |
| CL=8 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | | | | | ns |
| CL=9 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | | | ns |
| CL=10 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | ns |

表 7-6 $t_{CK(avg)}$ 规格要求

| Speed Bin | | DDR3-1866J | | DDR3-1866K | | DDR3-1866L | | DDR3-1866M | | | |
|-------------|-------------|---------------|-------|------------|-------|------------|-------|------------|-------|------|----|
| CL-nRCD-nRP | | 10-10-10 | | 11-11-11 | | 12-12-12 | | 13-13-13 | | | |
| Parameter | Symbol | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 单位 | |
| CL=5 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | | | | ns | |
| | CWL=6,7,8,9 | $t_{CK(AVG)}$ | | | | | | | | ns | |
| CL=6 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | | | | | | | ns |
| | CWL=7,8,9 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=7 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7,8,9 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=8 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | | | | | ns |
| | CWL=8,9 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=9 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | ns | |

| | | | | | | | | | | | |
|-------|-----------------|---------------|------|--------|------|--------|------|--------|------|--------|----|
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | | | | | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=10 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | 1.25 | <1.5 | | | | | ns |
| CL=11 | CWL=5,6,7 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | 1.25 | <1.5 | 1.25 | <1.5 | 1.25 | <1.5 | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | | | | | ns |
| CL=12 | CWL=5,6,7, 8 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | | | ns |
| CL=13 | CWL=5,6,7, 8 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | ns |

表 7-7 tCK(avg)规格要求

| Speed Bin | | DDR3-2133K | | DDR3-2133L | | DDR3-2133M | | DDR3-2133N | | | |
|-------------|--------------------|---------------|-------|------------|-------|------------|-------|------------|-------|------|----|
| CL-nRCD-nRP | | 11-11-11 | | 12-12-12 | | 13-13-13 | | 14-14-14 | | | |
| Parameter | Symbol | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 单位 | |
| CL=5 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | | ns | |
| | CWL=6,7,8, 9,10 | $t_{CK(AVG)}$ | | | | | | | | ns | |
| CL=6 | CWL=5 | $t_{CK(AVG)}$ | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | 2.5 | 3.3 | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | | | | | ns |
| | CWL=7,8,9, 10 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=7 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7,8 | $t_{CK(AVG)}$ | 1.5 | <1.875 | | | | | | | ns |
| | CWL=8,9,10 | $t_{CK(AVG)}$ | | | | | | | | | |
| CL=8 | CWL=5 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=6 | $t_{CK(AVG)}$ | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | 1.875 | <2.5 | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | | | | | ns |
| | CWL=8,9,10 | $t_{CK(AVG)}$ | | | | | | | | | ns |

| | | | | | | | | | | | |
|-------|---------------|---------------|-------|--------|-------|--------|-------|--------|-------|--------|----|
| CL=9 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=7, | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | 1.25 | <1.5 | | | | | ns |
| | CWL=9,10 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=10 | CWL=5,6 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=7 | $t_{CK(AVG)}$ | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | 1.5 | <1.875 | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | 1.25 | <1.5 | 1.25 | <1.5 | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | | | | | | | ns |
| | CWL=10 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| CL=11 | CWL=5,6,7 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=8 | $t_{CK(AVG)}$ | 1.25 | <1.5 | 1.25 | <1.5 | 1.25 | <1.5 | 1.25 | <1.5 | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | | | | | ns |
| | CWL=10 | $t_{CK(AVG)}$ | 0.938 | <1.07 | | | | | | | ns |
| CL=12 | CWL=5,6,7,8 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | | | ns |
| | CWL=10 | $t_{CK(AVG)}$ | 0.938 | <1.07 | 0.938 | <1.07 | | | | | |
| CL=13 | CWL=5,6,7,8 | $t_{CK(AVG)}$ | | | | | | | | | ns |
| | CWL=9 | $t_{CK(AVG)}$ | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | 1.07 | <1.25 | ns |
| | CWL=10 | $t_{CK(AVG)}$ | 0.938 | <1.07 | 0.938 | <1.07 | 0.938 | <1.07 | | | ns |
| CL=14 | CWL=5,6,7,8,9 | $t_{CK(AVG)}$ | | | | | | | | | |
| | CWL=10 | $t_{CK(AVG)}$ | 0.938 | <1.07 | 0.938 | <1.07 | 0.938 | <1.07 | 0.938 | <1.07 | |

7.5.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 计算得到前 200 个时钟周期的平均周期值。
3. 计算得到第 2 个到 201 个时钟周期的平均周期值。
4. 计算得到第 3 个到 202 个时钟周期的平均周期值。
5. 检查最小值和最大值（最坏情况值）的结果。
6. 将测试结果与合规限值进行比较。

7.5.3 测试结果参考

下图 7-5 为可观测的测试结果示例。



图 7-5 tCK(avg)测试示例

7.6 tCH(avg)

该测试的目的是测量 CLK 正脉冲宽度的平均值，在整个采样周期中选取多个长度为 200 个时钟周期的段，统计各段的正/负脉冲平均值，统计所有测量值，与有效范围进行比较。

7.6.1 规范说明

tCH(avg)的最小值为 $0.47tCK(avg)$ ，最大值为 $0.53 tCK(avg)$ 。

7.6.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 测量前 200 个高脉冲宽度并计算出平均值。
3. 测量第 2 个到 201 个高脉冲宽度并计算平均值。
4. 测量第 3 个到 202 个高脉冲宽度并计算平均值。
5. 找出 3 个结果中的最小值和最大值。
6. 将测试结果与合规限值进行比较。

7.6.3 测试结果参考

下图 7-6 为可观测的测试结果示例



图 7-6 tCH(avg)测试示例

7.7 tCL(avg)

该测试的目的是测量 CLK 低脉冲宽度的平均值，在整个采样周期中选取多个长度为 200 个时钟周期的段，统计各段的高/低脉冲平均值，统计所有测量值，与有效范围进行比较。

7.7.1 规范说明

tCL(avg)的最小值为 $0.47tCK(avg)$ ，最大值为 $0.53 tCK(avg)$ 。

7.7.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 测量前 200 个低脉冲宽度并计算出平均值。
3. 测量第 2 个到 201 个低脉冲宽度并计算平均值。
4. 测量第 3 个到 202 个低脉冲宽度并计算平均值。
5. 找出 3 个结果中的最小值和最大值。
6. 将测试结果与合规限值进行比较。

7.7.3 测试结果参考

下图 7-7 为可观测的测试结果示例。



图 7-7 tCL(avg)测试示例

7.8 tJIT(per)

该测试的目的是测量单个时钟周期与平均时钟周期的最大偏差，在整个采样周期中选取多个长度为 200 个时钟周期的段。对于各段，统计段内时钟周期的最大值、最小值和平均值，选取最大值和最小值中与平均值相差最远的值，作为该段的 tJIT(per) 值。统计所有段的最差值，与有效范围进行比较。

7.8.1 规范说明

表 7-8 tJIT(per)规格要求

| 传输速率 | | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-----------|------|-----------|-----|-----------|-----|-----------|-----|----|
| 参数 | 描述 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tJIT(per) | 周期抖动 | -100 | 100 | -90 | 90 | -80 | 80 | ps |
| 传输速率 | | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| 参数 | 描述 | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tJIT(per) | 周期抖动 | -70 | 70 | -60 | 60 | -50 | 50 | |

7.8.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 计算前 200 个时钟周期的平均值。
3. 测量第 1 个周期与平均值之间的差值，并保存测量结果。
4. 继续执行相同的步骤，直到第 200 个周期与平均值进行比较（共生成 200 个测量值）。
5. 计算第 2 个到 201 个时钟周期的平均值。
6. 继续执行相同步骤，先测量第 2 个周期与新平均值的差值。并保存结果。
7. 计算第 3 个到 202 个时钟周期的平均值。
8. 继续执行相同步骤，先测量第 3 个周期与新平均值的差值。并保存结果。
9. 找出这 600 个测量结果中的最小值与最大值。
10. 将测试结果与合规限值进行比较。

7.8.3 测试结果参考

下图 7-8 为可观测的测试结果示例。




图 7-8 tJIT(per)测试示例

7.9 tJIT(cc)

该测试的目的是测量相邻两个时钟的周期抖动，在整个采样周期中统计所有的相邻周期抖动的最大值，与有效范围进行比较。

7.9.1 规范说明

表 7-9 tJIT(cc)规格要求

| 传输速率 | | DDR3-800 | DDR3-1066 | DDR3-1333 | 单位 |
|----------|--------|-----------|-----------|-----------|----|
| 参数 | 描述 | 最大值 | 最大值 | 最大值 | |
| tJIT(cc) | 相邻周期抖动 | 200 | 180 | 160 | ps |
| 传输速率 | | DDR3-1600 | DDR3-1866 | DDR3-2133 | |
| 参数 | 描述 | 最大值 | 最大值 | 最大值 | |
| tJIT(cc) | 相邻周期抖动 | 140 | 120 | 100 | |

7.9.2 计算方法

1. 采样得到至少 200 个时钟周期。
2. 计算每个相邻周期之间的差值，并保存测量结果。
3. 找出其中的最大值。
4. 将测试结果与合规限值进行比较。

7.9.3 测试结果参考

下图 7-9 为可观测的测试结果示例。




图 7-9 tJIT(cc)测试示例

7.10 tJIT(duty)

该测试的目的是测量时钟正/负脉冲宽度与其平均值的最大偏差，在整个采样周期中选取多个长度为 200 个时钟周期的段。对于各段，计算其内的平均时钟正/负脉冲宽度，及其各个正/负脉冲宽度与其平均值的偏差，统计所有段的最大最小值，与有效范围进行比较。

7.10.1 规范说明

由于 JEDEC 标准中未定义限制值，只做测量参考。

7.10.2 计算方法

1. 以长度为 202 个时钟周期的信号为例。
2. 计算前 200 个时钟的高脉冲宽度的平均值。
3. 测量第 1 个周期的高脉冲宽度与平均值之间的差值，并保存测量结果。
4. 继续执行相同的步骤，直到周期第 200 个周期的正脉冲宽度与平均值进行比较（共生成 200 个测量值）。
5. 计算第 2 个到 201 个时钟的正脉冲宽度的平均值。
6. 继续执行相同步骤，先测量第 2 个周期的正脉冲宽度与新平均值的差值。并保存结果。
7. 计算第 3 个到 202 个时钟的正脉冲宽度的平均值。
8. 继续执行相同步骤，先测量第 3 个周期的正脉冲宽度与新平均值的差值。并保存结果。
9. 找出这 600 个测量结果中的最小值与最大值。

7.10.3 测试结果参考

下图 7-10 为可观测的测试结果示例。



图 7-10 tJIT(duty)测试示例

7.11 tDVAC(CK)

该测试的目的是测量时钟周期在第一次上穿 $V_{IH,diff}$ 并下穿 $V_{IL,diff}$ 并上穿的时间间隔，统计所有测量值，与有效范围进行比较。




图 7-11 tDVAC(CK)的定义

7.11.1 规范说明

参考 JESD79-3F Table 26, JESD79-3-1A.01 Table 24。

7.11.2 计算方法

1. 预置示波器
2. 在被测时钟信号的上升沿触发。
3. 找出被测信号上升沿/下降沿上与 $V_{IH,diff(AC)}$ 相交的所有交叉点。
4. 计算得到 tDVAC，并保存测量结果。
5. 找出测量结果中的最小值。
6. 将测量结果与合规限值进行比较。

7.11.3 测试结果参考

下图 7-12 为可观测的测试结果示例。



图 7-12 tDVAC(CK)测试示例

7.12 VIX(CK)

该测试的目的是验证输入差分测试信号的交叉点电压值是否在 JEDEC 规定的 VIX(CK) 一致性限制范围内。V_{DDQ} 值直接影响一致性上限，DDR3 的 V_{DDQ} 默认为 1.5V，对于 DDR3L 默认为 1.35V，但用户可以灵活更改该值。

支持模式为 DDR3 和 DDR3L。




图 7-13 VIX(CK)的定义

7.12.1 规范说明

表 7-10 DDR3 的 V_{I(CK)}规格要求

| 传输速率 | | DDR3-800/1066/1333/1600/1866/2133 | | |
|--------------------|-----------|-----------------------------------|-----|----|
| 参数 | 描述 | 最小值 | 最大值 | 单位 |
| V _{I(CK)} | 差分输入穿越点电压 | -150 | 150 | mV |
| | | -175 | 175 | mV |

其中当 $V_{SEL}/V_{SEH} \geq V_{DD}/2 \pm 250 \text{ mV}$ 以及 $\text{Slew}(\text{CK}-\text{CK}\#) > 3\text{V/ns}$ 时，DDR3 的 V_{I(CK)} 最小值为 -175mV 最大值为 175 mV。

表 7-11 DDR3L 的 V_{I(CK)}规格要求

| 传输速率 | | DDR3L-800/1066/1333/1600/1866 | | |
|--------------------|-----------|-------------------------------|-----|----|
| 参数 | 描述 | 最小值 | 最大值 | 单位 |
| V _{I(CK)} | 差分输入穿越点电压 | -150 | 150 | mV |

7.12.2 计算方法

1. 采样并获取波形数据。
2. 通过函数获取得到差分信号。

3. 找出所有差分信号穿过 0V 的点，
4. 使用 V_{Time} 去获取单端信号的实际电压值。
5. 对于每个穿过的点。计算出最终结果。 $V_{IX(CK)} = \text{穿过点电压值} - V_{DD}/2$ 。
6. 从测出的 $V_{IX(CK)}$ 中找出最差的结果。

7.12.3 测试结果参考

下图 7-14 为可观测的测试结果示例。




图 7-14 VIX(CK)测试示例

7.13 VIHdiff.CK(AC)

该测试的目的是验证在有效采样窗口内，交流状态下差分时钟信号的高电平电压值是否在 JESD 规范内。该测试项的取值范围如下表 7-12 所示，最小值受 $V_{IH(AC)}$ 和 V_{REF} 的影响， $V_{IH(AC)}$ 和 V_{REF} 的值在配置选项中的已提前配好，该值遵循 JESD 规范要求。如果用户有特殊的要求的话，可以去配置中手动修改，一般情况建议使用默认配置即可。

支持模式 DDR3 和 DDR3L 的测试。

7.13.1 规范说明

表 7-12 $V_{IHdiff.CK(AC)}$ 规格要求

| 参数 | 描述 | DDR3-800/1066/1333/1600 | | 单位 |
|---------------------|-----------|--------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{IHdiff.CK(AC)}$ | 差分输入交流高电平 | $2*(V_{IH(AC)}-V_{REF})$ | \ | V |

7.13.2 计算方法

1. 预置示波器。
2. 在被测时钟信号的上升沿触发。
3. 在整个波形中找出所有有效的时钟正脉冲。有效时钟正脉冲从有效时钟上升沿的 0V 交叉点开始，到下一个有效时钟下降沿的 0V 交叉点结束
4. 对于一个有效的时钟正脉冲执行 V_{TOP} 测量，将 V_{TOP} 测量结果作为 $V_{IHdiff.CK(AC)}$ 值。
5. 对波形中发现的其他有效正脉冲继续执行上一步操作。
6. 从测出的 $V_{IHdiff.CK(AC)}$ 中找出最差的结果。
7. 将该结果与阈值进行比较，输出测试结果。

7.13.3 测试结果参考

下图 7-15 为可观测的测试结果示例。



图 7-15 VIHdiff.CK(AC)测试示例

7.14 VILdiff.CK(AC)

该测试的目的是验证在有效采样窗口内，交流状态下差分时钟信号的低电平电压值是否在 JESD 规范内。该测试项的取值范围如下

所示，最大值受 $V_{IL(AC)}$ 和 V_{REF} 的影响， $V_{IL(AC)}$ 和 V_{REF} 的值在配置选项中的已提前配好，该值遵循 JESD 规范要求。如果用户有特殊的要求的话，可以去配置中手动修改，一般情况建议使用默认配置即可。

支持模式 DDR3-800/1066/1333/1600 和 DDR3L-800/1066/1333/1600/1866 的测试。

7.14.1 规范说明

表 7-13 $V_{ILdiff.CK(AC)}$ 规格要求

| 参数 | 描述 | DDR3-800/1066/1333/1600 | | 单位 |
|---------------------|-----------|-------------------------|--------------------------|----|
| | | 最小值 | 最大值 | |
| $V_{ILdiff.CK(AC)}$ | 差分输入交流低电平 | \ | $2*(V_{IL(AC)}-V_{REF})$ | V |

7.14.2 计算方法

1. 预置示波器。
2. 在被测时钟信号的上升沿触发。
3. 在整个波形中找出所有有效的时钟负脉冲。有效时钟负脉冲从有效时钟下降沿的 0V 交叉点开始，到下一个有效时钟上升沿的 0V 交叉点结束
4. 对于一个有效的时钟负脉冲执行 V_{BASE} 测量，将 V_{BASE} 测量结果作为 $V_{ILdiff(AC)}$ 值。
5. 对波形中发现的其他的有效负脉冲继续上一步操作。
6. 从测出的 $V_{ILdiff(AC)}$ 中找出最差的结果。
7. 将该结果与阈值进行比较，输出测试结果。

7.14.3 测试结果参考

下图 7-16 为可观测的测试结果示例。

图 7-16 $V_{IL,diff,CK(AC)}$ 测试示例

7.15 VIHdiff.CK(DC)

该测试的目的是验证在有效采样窗口内，直流状态下差分时钟信号的高电平电压值是否在 JESD 规范内。该测试项的取值范围如下表 7-14

表 7-15 DDR3L VIHdiff.CK(DC)规格要求所示，最小值受 $V_{IH(DC)}$ 和 V_{REF} 的影响， $V_{IH(DC)}$ 和 V_{REF} 的值在配置选项中已提前配好，该值遵循 JESD 规范要求。如果用户有特殊的要求的话，可以去配置中手动修改，一般情况建议使用默认配置即可。

支持模式为 DDR3、DDR3L。

7.15.1 规范说明

表 7-14 DDR3 $V_{IHdiff.CK(DC)}$ 规格要求

| 参数 | 描述 | DDR3-800/1066/1333/1600 | | 单位 |
|---------------------|-----------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{IHdiff.CK(DC)}$ | 差分输入直流高电平 | 0.2 | \ | V |

表 7-15 DDR3L $V_{IHdiff.CK(DC)}$ 规格要求

| 参数 | 描述 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|---------------------|-----------|-------------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{IHdiff.CK(DC)}$ | 差分输入直流高电平 | 0.18 | \ | V |

7.15.2 计算方法

1. 预置示波器。
2. 在被测时钟信号的上升沿触发。
3. 在整个波形中找出所有有效的时钟正脉冲。有效时钟正脉冲从有效时钟上升沿的 0V 交叉点开始，到下一个有效时钟下降沿的 0V 交叉点结束。
4. 对于一个有效的时钟正脉冲执行 V_{TOP} 测量，将 V_{TOP} 测量结果作为 $V_{IHdiff.CK(DC)}$ 值。
5. 对波形中发现的其他有效正脉冲继续上一步操作。
6. 从测出的 $V_{IHdiff.CK(DC)}$ 中找出最差的结果。
7. 将该结果与阈值进行比较，输出测试结果。

7.15.3 测试结果参考

下图 7-17 为可观测的测试结果示例。

图 7-17 $V_{IHdiff,CK(DC)}$ 测试示例

7.16 VILdiff.CK(DC)

该测试的目的是验证在有效采样窗口内，直流状态下差分时钟信号的低电平电压值是否在 JESD 规范内。该测试项的取值范围如下表 7-16 所示，最小值受 $V_{IL(DC)}$ 和 V_{REF} 的影响， $V_{IL(DC)}$ 和 V_{REF} 的值在配置选项中的已提前配好，该值遵循 JESD 规范要求。如果用户有特殊的要求的话，可以去配置中手动修改，一般情况建议使用默认配置即可。

支持模式为 DDR3、DDR3L。

7.16.1 规范说明

表 7-16 DDR3 $V_{ILdiff.CK(DC)}$ 规格要求

| 参数 | 描述 | DDR3-800/1066/1333/1600 | | 单位 |
|---------------------|-----------|-------------------------|------|----|
| | | 最小值 | 最大值 | |
| $V_{ILdiff.CK(DC)}$ | 差分输入直流低电平 | \ | -0.2 | V |

表 7-17 DDR3L $V_{ILdiff.CK(DC)}$ 规格要求

| 参数 | 描述 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|---------------------|-----------|-------------------------------|-------|----|
| | | 最小值 | 最大值 | |
| $V_{ILdiff.CK(DC)}$ | 差分输入直流低电平 | \ | -0.18 | V |

7.16.2 计算方法

1. 预置示波器。
2. 在被测时钟信号的上升沿触发。
3. 在整个波形中找出所有有效的时钟负脉冲。有效时钟负脉冲从有效时钟下降沿的 0V 交叉点开始，到下一个有效时钟上升沿的 0V 交叉点结束
4. 对于一个有效的时钟负脉冲执行 V_{BASE} 测量。将 V_{BASE} 测量结果作为 $V_{ILdiff.CK(DC)}$ 值。
5. 对波形中发现的其他有效负脉冲继续上一步操作。
6. 从测出的 $V_{ILdiff.CK(DC)}$ 中找出最差的结果。
7. 将该结果与阈值进行比较，输出测试结果。

7.16.3 测试结果参考

下图 7-18 为可观测的测试结果示例。



图 7-18 VILdiff.CK(DC)测试示例

8 数据选通单端正信号测试集

8.1 tHZ(DQS)

该测试的目的是测量数据选通单端正信号(DQS) 低阻到高阻切换时到时钟跳变沿的时间，如下图 8-1 所示。数据选通的 tHZ 需要在读时序下进行测试，读时序如下图 8-2 所示。




图 8-1 tHZ(DQS)的定义




图 8-2 读时序

8.1.1 规范说明

表 8-1 tHZ(DQS)规格要求

| 参数 | 规格 | | | | | | 单位 |
|----------|----------|-----------|-----------|-----------|-----------|-----------|----|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 | |
| tHZ(DQS) | 最大值 | 最大值 | 最大值 | 最大值 | 最大值 | 最大值 | ps |
| | 400 | 300 | 250 | 225 | 195 | 180 | |

8.1.2 计算方法

1. 获取并分离读写脉冲时序。

2. 验证上一步获得的读写脉冲时序，无效的突发将被忽略。
3. 在上述脉冲时序的 DQS 信号上找到最后一个有效的下降沿时间点 $t_{\text{LastFalling}}$ 。
4. 以 $t_{\text{LastFalling}} + 0.5UI$ 至 $t_{\text{LastFalling}} + 1.5UI$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80%和 20%分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{\text{LastFalling}} + 1.5UI$ 开始，向左搜索上升沿，该上升沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点($t_{\text{Upper}}, V_{\text{Upper}}$)和点($t_{\text{Lower}}, V_{\text{Lower}}$)之间连线的延长线与 V_{Base} 的交点记为 t_{LZEnd} 。
7. 查找最近的时钟上升沿， $t_{\text{HZ}}(\text{DQS})$ 是时钟上升沿交叉点与 t_{LZEnd} 之间的时间间隔。
8. 将所有有效时序内的测量结果与合规限值进行比较。

8.1.3 测试结果参考

下图 8-3 为可观测的测试结果示例。




图 8-3 tHZ(DQS)测试示例

8.2 tLZ(DQS)

该测试的目的是测量数据选通单端正信号(DQS) 高阻到低阻切换时到时钟跳变沿的时间，如下图 8-4 所示。该测试项与 tHZ(DQS) 类似，也必须在读时序下测量。




图 8-4 tLZ(DQS)的时序定义




图 8-5 与 tLZ 相关的读时序

8.2.1 规范说明

表 8-2 tLZ(DQS)规格要求

| 时序参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | |
|----------|-----------|-----|-----------|-----|-----------|-----|----|
| tLZ(DQS) | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | 单位 |
| | -800 | 400 | -600 | 300 | -500 | 250 | |
| 时序参数 | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | ps |
| tLZ(DQS) | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | -450 | 255 | -390 | 195 | -360 | 180 | |

8.2.2 计算方法

1. 获取并分离读写脉冲时序。
2. 验证上一步获得的读写脉冲时序，无效的突发将被忽略。
3. 在上述脉冲时序的 DQS 信号上找到第一个有效的上升沿时间点记为 $t_{\text{FirstRising}}$ 。
4. 以 $t_{\text{FirstRising}} - 3.0\text{UI}$ 至 $t_{\text{FirstRising}} - 1.0\text{UI}$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{\text{FirstRising}} - 1.0\text{UI}$ 开始，向左搜索下降沿，该下降沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点 $(t_{\text{Upper}}, V_{\text{Upper}})$ 和点 $(t_{\text{Lower}}, V_{\text{Lower}})$ 之间连线的延长线与 V_{TT} 的交点记为 t_{LZBegin} 。
7. 查找最近的时钟上升沿， $t_{\text{LZ}}(\text{DQS})$ 是时钟上升沿交叉点与 t_{LZBegin} 之间的时间间隔。
8. 将所有有效时序内的测量结果与合规限值进行比较。

8.2.3 测试结果参考

下图 8-6 为可观测的测试结果示例。




图 8-6 tLZ(DQS)测试示例

8.3 压摆率(Slew Rate)(DQS)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且规范中并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。所以在自动化测试中，DQS 差分信号单端连接的 setup time 和 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

8.3.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为tDS补偿值的选择依据，否则使用切线压摆率作为依据。测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。

建立时间 (tDS) 的压摆率定义：

- 上升信号：从上升沿穿过 VREF(dc)到第一次穿过 VIH(ac)min 的斜率。
- 下降信号：从下降沿穿过 VREF(dc)到第一次穿过 VIL(ac)max 的斜率。

保持时间 (tDH) 的压摆率定义：

- 上升信号：从最后一次穿过 VIL(dc)max 到上升沿穿过 VREF(dc)的斜率。
- 下降信号：从最后一次穿过 VIH(dc)min 到下降沿穿过 VREF(dc)的斜率。




图 8-7 标称压摆率




图 8-8 切线压摆率

8.3.2 测试结果参考

下图 8-9 为可观测的测试结果示例。



图 8-9 Slew rate Setup/Hold-Rising/Falling(DQS)测试示例

8.4 Overshoot 和 Overshoot Area (DQS)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JEDEC 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JEDEC 规范中规定的一致性限制。




图 8-10 过冲幅度和过冲面积的定义


8.4.1 规范说明

表 8-3 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19V-ns | 0.15V-ns | 0.13V-ns | 0.11V-ns | 0.10V-ns |

8.4.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 DQS 与 V_{DDQ} （或 V_{DDCA} ）上升交叉点开始，到 V_{DDQ} （或 V_{DDCA} ）与 DQS 下降沿交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ （或 V_{DDCA} ）。
 - ii 评估低于 V_{DDQ} （或 V_{DDCA} ）的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} （或 V_{DDCA} ）。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 8-11 过冲面积计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与测试限值进行比较。

8.4.3 测试结果参考

下图 8-12 为可观测的测试结果示例。




图 8-12 Overshoot(DQS)和 Overshoot Area(DQS) 测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

8.5 Undershoot 和 Undershoot Area (DQS)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 8-13 下冲幅度和下冲面积的定义

8.5.1 规范说明

表 8-4 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Undershoot Area | 0.25V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

8.5.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{MIN}$ 。
 - ii 通过梯形法面积计算，评估 0 V 以下的总面积（参考图 8-11）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。
4. 从存储结果中找出下面最差的结果。

5. 将测试结果与符合性测试限值进行比较。

8.5.3 测试结果参考

下图 8-14 为可观测的测试结果示例。




图 8-14 Undershoot(DQS)和 Undershoot Area (DQS)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

8.6 VSEH(DQS)

该测试的目的是验证 DQS 单端正信号的正脉冲的最大电压是否符合 JESD 规范中规定的 V_{SEH} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5V，DDR3L 为 1.35V。用户可以选择使用配置中的 "阈值设置" 功能，按照自定义的 VDD 值执行此测试，一般情况下不建议更改这些参数。

8.6.1 规范说明

表 8-5 V_{SEH} 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------|-----------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| V_{SEH} | DQS 单端高电平 | $(V_{DD}/2)+0.175$ | \ | V |

8.6.2 计算方法




图 8-15 V_{SEH} 计算方法

1. 预置示波器。
2. 在被测 DQS 信号的上升沿触发。
3. 在整个波形中查找所有有效的 DQS 正脉冲。一个有效的 DQS 正脉冲从其有效上升沿的 V_{REF} 交叉点开始，到下一个有效下降沿的 V_{REF} 交叉点结束。
4. 对于一个有效的 DQS 正脉冲，测量其脉冲的电压最大值 V_{Max} 并将其视为 V_{SEH} 值。
5. 对波形中发现的所有有效正脉冲重复上一步。
6. 从测出的 V_{SEH} 中找出最差的结果。

8.6.3 测试结果参考

下图 8-16 为可观测的测试结果示例。




图 8-16 VSEH(DQS)测试示例

8.7 VSEL(DQS)

该测试的目的是验证 DQS 单端正信号的负脉冲的最小电压是否符合 JESD 规范中规定的 V_{SEL} 值。DDR3 的 V_{DD} 值直接影响一致性限制，DDR3 中该值为 1.5V，DDR3L 为 1.35V。用户可以选择使用配置中的“阈值设置”功能，按照自定义的 V_{DD} 值执行此测试，一般情况下不建议更改这些参数。

8.7.1 规范说明

表 8-6 V_{SEL} 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------|-----------|-------------------------|--------------------|----|
| | | 最小值 | 最大值 | |
| V_{SEL} | DQS 单端低电平 | \ | $(V_{DD}/2)-0.175$ | V |

8.7.2 计算方法




图 8-17 V_{SEL} 计算方法

1. 预置示波器。
2. 在被测 DQS 信号的上升沿触发。
3. 在整个波形中查找所有有效的 DQS 负脉冲。一个有效的 DQS 负脉冲开始于有效下降沿的 V_{REF} 交叉点，结束于有效上升沿的 V_{REF} 交叉点。
4. 对于一个有效的 DQS 负脉冲，测量其电压最小值 V_{Min} 并将其视为 V_{SEL} 值。
5. 对波形中发现的所有有效负脉冲重复上一步。
6. 从测出的 V_{SEL} 中找出最差的结果。

8.7.3 测试结果参考

下图 8-18 为可观测的测试结果示例。



图 8-18 VSEL(DQS)测试示例

9 数据选通单端负信号测试集

9.1 压摆率(Slew Rate)(DQS#)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且规范中并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。所以在自动测量中，DQS 差分信号单端连接的 setup time 或 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

9.1.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为 t_{DS} 补偿值的选择依据，否则使用切线压摆率作为依据。测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。

建立时间 (t_{DS}) 的压摆率定义：

- 上升信号：从上升沿穿过 $V_{REF(dc)}$ 到第一次穿过 $V_{IH(ac)min}$ 的斜率。
- 下降信号：从下降沿穿过 $V_{REF(dc)}$ 到第一次穿过 $V_{IL(ac)max}$ 的斜率。

保持时间 (t_{DH}) 的压摆率定义：

- 上升信号：从最后一次穿过 $V_{IL(dc)max}$ 到上升沿穿过 $V_{REF(dc)}$ 的斜率。
- 下降信号：从最后一次穿过 $V_{IH(dc)min}$ 到下降沿穿过 $V_{REF(dc)}$ 的斜率。




图 9-1 标称压摆率




图 9-2 切线压摆率

9.1.2 测试结果参考

下图 9-3 为可观测的测试结果示例。




图 9-3 Slew rate Setup/Hold-Rising/Falling(DQS#)测试示例

9.2 Overshoot 和 Overshoot Area (DQS#)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JEDEC 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JEDEC 规范中规定的一致性限制。




图 9-4 过冲幅度和过冲面积的定义


9.2.1 规范说明

表 9-1 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

9.2.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 V_{DDQ} (或 V_{DDCA}) 上升交叉点开始，到 V_{DDQ} (或 V_{DDCA}) 下降交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ (或 V_{DDCA})。
 - ii 评估低于 V_{DDQ} (或 V_{DDCA}) 的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} (或 V_{DDCA})。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 9-5 过冲面积计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与测试规范的测试阈值进行比较。

9.2.3 测试结果参考

下图 9-6 为可观测的测试结果示例。




图 9-6 Overshoot(DQS#)和 Overshoot Area(DQS#)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

9.3 Undershoot 和 Undershoot Area(DQS#)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 9-7 下冲幅度和下冲面积的定义

9.3.1 规范说明

表 9-2 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Undershoot Area | 0.25V-ns | 0.19V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

9.3.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{MIN}$ 。
 - ii 通过梯形法面积计算，评估 0 V 以下的总面积（参考图 9-5）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。
4. 从存储结果中找出下面最差的结果。

5. 将测试结果与符合性测试限值进行比较。

9.3.3 测试结果参考

下图 9-8 为可观测的测试结果示例。




图 9-8 Undershoot(DQS#)和 Undershoot Area(DQS#)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

9.4 VSEH(DQS#)

该测试的目的是验证数据选通信号 (DQS#) 正脉冲的高电平电压值是否满足 JESD 规范中规定的阈值。DDR3 的 V_{DD} 值直接影响一致性限制值, DDR3 中该值为 1.5V, DDR3L 为 1.35V。用户可以选择使用配置中的 "阈值设置" 功能, 按照自定义的 V_{DD} 值执行此测试, 一般情况下不建议更改这些参数。

9.4.1 规范说明

表 9-3 V_{SEH} 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------|-----------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| V_{SEH} | DQS 单端高电平 | $(V_{DD}/2)+0.175$ | \ | V |

9.4.2 计算方法




图 9.4.2-1 V_{SEH} 计算方法

1. 预置示波器。
2. 在被测 DQS#信号的上升沿触发。
3. 在整个波形中查找所有有效的 DQS 正脉冲。一个有效的 DQS 正脉冲从其有效上升沿的 V_{REF} 交叉点开始, 到下一个有效下降沿的 V_{REF} 交叉点结束。
4. 对于一个有效的 DQS#正脉冲, 测量其脉冲的电压最大值 V_{Max} 并将其视为 V_{SEH} 值。
5. 对波形中发现的所有有效正脉冲重复上一步。
6. 从测出的 V_{SEH} 中找出最差的结果。

9.4.3 测试结果参考

下图 9-9 为可观测的测试结果示例。




图 9-9 VSEH(DQS#)测试示例

9.5 VSEL(DQS#)

该测试的目的是验证数据选通信号 (DQS#) 负脉冲的低电平电压值是否满足 JESD 规范中规定的阈值。DDR3 的 V_{DD} 值直接影响一致性限制, DDR3 中该值为 1.5V, DDR3L 为 1.35V。用户可以选择使用配置中的 "阈值设置" 功能, 按照自定义的 V_{DD} 值执行此测试, 一般情况下不建议更改这些参数。

9.5.1 规范说明

表 9-4 V_{SEL} 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------|-----------|-------------------------|--------------------|----|
| | | 最小值 | 最大值 | |
| V_{SEL} | DQS#单端低电平 | \ | $(V_{DD}/2)-0.175$ | V |

9.5.2 计算方法




图 9-10 V_{SEL} 计算方法

1. 预置示波器。
2. 在被测 DQS#信号的上升沿触发。
3. 在整个波形中查找所有有效的 DQS#负脉冲。一个有效的 DQ#S 负脉冲开始于有效下降沿的 V_{REF} 交叉点, 结束于有效上升沿的 V_{REF} 交叉点。
4. 对于一个有效的 DQS#负脉冲, 测量其电压最小值 V_{Min} 并将其视为 V_{SEL} 值。
5. 对波形中发现的所有有效负脉冲重复上一步。
6. 从测出的 V_{SEL} 中找出最差的结果。

9.5.3 测试结果参考

下图 9-11 为可观测的测试结果示例。



图 9-11 VSEL(DQS#)测试示例

10 数据选通差分信号测试集

10.1 tDQSCK

在 DDR3 中，tDQSCK (Data Strobe to Clock Skew) 表示在读操作中，差分数据选通信号 (DQS) 与差分时钟信号 (CLK) 之间的最大允许偏差，CLK 上升沿有效。它确保 DQS 与 CLK 的相位关系在规定的范围内，以保证数据的准确采样。




图 10-1 tDQSCK 的定义

10.1.1 规范说明

表 10-1 DQSCK 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|--------|-----------|-----|-----------|-----|-----------|-----|----|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tDQSCK | -400 | 400 | -300 | 300 | -255 | 255 | ps |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | -255 | 255 | -195 | 195 | -180 | 180 | |

10.1.2 计算方法

1. 获取并分离读写脉冲时序。
2. 取有效的读脉冲时序。
3. 在读脉冲时序中寻找所有有效的 DQS 差分信号上升沿穿过 0V 的点 t_1 。
4. 对于找到的所有 DQS 交叉点 t_1 ，将最近的差分时钟上升沿与 0V 的交叉点定为 t_2 。
5. 将从 DQS 交叉点 t_1 到相应时钟交叉点 t_2 的时间差作为 t_{DQSK} 。
6. 从测量结果中找到最大值和最小值。
7. 将测量结果与测量阈值进行比较。

10.1.3 测试结果参考

下图 10-2 为可观测的测试结果示例。




图 10-2 tDQSK 测试示例

10.2.2 计算方法

1. 获取并分离读写脉冲时序。
2. 取有效的写脉冲时序。
3. 在写脉冲时序中寻找所有有效的 DQS 差分信号上升沿穿过 0V 的点 t1。
4. 对于找到的所有 DQS 交叉点 t1，将最近的差分时钟上升沿与 0V 的交叉点定为 t2。
5. 将从 DQS 交叉点 t1 到相应时钟交叉点 t2 的时间差作为 tDQSS。
6. 从测量结果中找到最大值和最小值。
7. 将测量结果与测量阈值进行比较。

10.2.3 测试结果参考

下图 10-4 为可观测的测试结果示例。




图 10-4 tDQSS 测试示例

注: 单位中的 mtCK(avg)表示千分之一 tCK(avg), $250 \text{ mtCK(avg)} = 0.001 * 250 \text{ tCK(avg)} = 0.25 \text{ tCK(avg)}$ 。

10.3.3 测试结果参考

下图 10-6 为可观测的测试结果示例




图 10-6 tDQSH 测试示例

10.4 tDQSL

时序参数 tDQSL 是 DQS - DQS# 上的差分输入负脉冲宽度, 该参数是在写操作下测试的, 其中 DQS 为差分连接。




图 10-7 tDQSL 的定义

10.4.1 规范说明

表 10-4 tDQSL 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|------|-----------|------|-----------|------|----------|
| tDQSL | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | tck(avg) |
| | 0.45 | 0.55 | 0.45 | 0.55 | 0.45 | 0.55 | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.45 | 0.55 | 0.45 | 0.55 | 0.45 | 0.55 | |

10.4.2 计算方法

1. 获取并分离读写脉时序。
2. 找到有效的写时序。
3. 找出上述脉冲时序中所有有效的 DQS 上升沿和下降沿与 0V 的交叉点。
4. DQS 下降沿交叉点开始到下一个上升沿交叉点结束的时间即为 tDQSL。
5. 统计所有的 tDQSL 值。
6. 找到测量结果中的最小值和最大值。
7. 将测量结果与 JESD 规范中的阈值进行比较。

10.4.3 测试结果参考

下图 10-8 为可观测的测试结果示例。




图 10-8 tDQSL 测试示例

注：信号与 0V 的交叉点，指的是信号与本身 0V 电平的交叉点，即该信号的 0 电平位置，因为 DQS 和 CLK 均为差分信号。

10.5.3 测试结果参考

下图 10-10 为可观测的测试结果示例。



图 10-10 tDSS 测试示例

10.6 tDSH

该测试的目的是验证 DQS 下降沿相对于时钟上升沿的保持时间，在写时序下搜索 DQS 下降沿作为时间点 A，然后向左搜索最近的 CK 上升沿，记为时间点 B，则 $tDSS = t_B - t_A$ ，统计所有测量值，与有效范围进行比较。




图 10-11 tDSH 的定义

10.6.1 规范说明

表 10-6 tDSH 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|------|-----------|-----|-----------|-----|-----------|-----|----------|
| tDSS | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | tck(avg) |
| | 0.2 | - | 0.2 | - | 0.2 | - | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.18 | - | 0.18 | - | 0.18 | - | |

10.6.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的写突发时序。
3. 找出上述脉冲时序中所有有效的 DQS 的下降沿与 0V 的交叉点。
4. 对于找到的所有 DQS 下降沿交叉点，找出最近的前一个时钟上升沿与 0V 的交叉点。
5. tDSH 是 DQS 下降沿交叉点与最近左侧时钟上升沿交叉点之间的时间。
6. 找到测量结果中的最小值和最大值。
7. 将测量结果与合规限值进行比较。

10.6.3 测试结果参考

下图 10-12 为可观测的测试结果示例。



图 10-12 tDSH 测试示例

10.7 tWPST

tWPST 是写数据传输完成后，DQS 的后导时间长度，它表示在写操作结束后，DQS 信号仍需要保持多长时间的有效状态，然后才能切换到高阻态（High-Z），确保 DQS 信号在数据写入完成后仍然保持有效，从而避免数据丢失或写入错误，以确保数据被正确写入内存。




图 10-13 tWPST 的测试方法




图 10-14 tWPST 在时序中的示例

10.7.1 规范说明

表 10-7 tWPST 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----------|
| tWPST | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | tck(avg) |
| | 0.3 | - | 0.3 | - | 0.3 | - | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.3 | - | 0.3 | - | 0.3 | - | |

10.7.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的写突发时序。

3. 在上述突发时序的 DQS 信号上找到最后的一个有效下降沿时间点，记为 $t_{WPSTBegin}$ 。
4. 以 $t_{WPSTBegin} + 0.5UI$ 至 $t_{WPSTBegin} + 1.5UI$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80%和 20%分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{WPSTBegin} + 1.5UI$ 开始，向左搜索上升沿，该上升沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点(t_{Upper} , V_{Upper})和点(t_{Lower} , V_{Lower})之间连线的延长线与 V_{Base} 的交点记为 $t_{WPSTEnd}$ 。
7. $t_{WPST} = t_{WPSTEnd} - t_{WPSTBegin}$ 。
8. 统计所有有效突发时序内的测量结果并与合规限值进行比较。

10.7.3 测试结果参考

下图 10-15 为可观测的测试结果示例。




图 10-15 tWPST 测试示例

10.8 tWPRE

tWPRE 是写数据传输前，DQS 的前导时间长度，它表示在写操作开始前，DQS 信号需要保持有效状态多长时间。




图 10-16 tWPRE 的测试方法




图 10-17 tWPRE 在时序中的示例

10.8.1 规范说明

表 10-8 tWPRE 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tWPRE | 0.9 | / | 0.9 | / | 0.9 | / | tck(avg) |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.9 | / | 0.9 | / | 0.9 | / | |

10.8.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的写突发时序。

3. 找到该突发时序内 DQS 的第一个下降沿时间点 $t_{\text{FirstFalling}}$ 和第一个上升沿的时间点 t_{WPREEnd} 。
4. 以 $t_{\text{FirstFalling}} - 1.5UI$ 至 $t_{\text{LastFalling}}$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{\text{FirstFalling}}$ 开始，向左搜索上升沿，该上升沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点 $(t_{\text{Upper}}, V_{\text{Upper}})$ 和点 $(t_{\text{Lower}}, V_{\text{Lower}})$ 之间连线的延长线与 0V 的交点记为 $t_{\text{WPREBegin}}$ 。
7. $t_{\text{WPRE}} = t_{\text{WPREEnd}} - t_{\text{WPREBegin}}$ 。
8. 统计所有有效突发时序内的测量结果与合规限值进行比较。

10.8.3 测试结果参考

下图 10-18 为可观测的测试结果示例。




图 10-18 tWPRE 测试示例

10.9 tRPRE

在读时序中，数据发送之前，DQS 会被初始化为低电平并保持一个时钟周期，称为 Read Preamble (读前同步码)，这段时间称为前导时间，以确保接收端（如内存控制器）能正确同步 DQS 与 DQ（数据信号）的时序，为后续数据读取提供稳定的参考。




图 10-19 tRPRE 的测试方法




图 10-20 tRPRE 在时序中的示例

10.9.1 规范说明

表 10-9 tRPRE 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tRPRE | 0.9 | - | 0.9 | - | 0.9 | - | tck(avg) |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.9 | - | 0.9 | - | 0.9 | - | |

最大值参考 JESD79-3F Note 19, Figure 28。

10.9.2 计算方法

1. 获取并分离读写脉冲序列。
2. 找到一个有效的读突发。
3. 找到该突发时序内 DQS 的第一个上升沿记为 $t_{RPREEnd}$ 。
4. 以 $t_{RPREEnd} - 2.5UI$ 至 $t_{RPREEnd}$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{RPREEnd}$ 开始，向左搜索下降沿，该下降沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点 (t_{Upper}, V_{Upper}) 和点 (t_{Lower}, V_{Lower}) 之间连线的延长线与 0V 的交点记为 $t_{RPREBegin}$ 。
7. $t_{RPRE} = t_{RPREEnd} - t_{RPREBegin}$ 。
8. 统计所有有效突发时序内的测量结果与合规限值进行比较。

10.9.3 测试结果参考

下图 10-21 为可观测的测试结果示例。




图 10-21 tRPRE 测试示例

10.10 tRPST

同 tRPRE 类似，在读取最后一个数据后，DQS 也会保持半个时钟周期的低电平，称为读后同步码 (Read Postamble)，以确保数据被完全读出。




图 10-22 tRPST 的测试方法




图 10-23 tRPST 在时序中的示例

10.10.1 规范说明

图 10.10.1-1 tRPST 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tRPST | 0.3 | - | 0.3 | - | 0.3 | - | tck(avg) |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.3 | - | 0.3 | - | 0.3 | - | |

最大值参考 JESD79-3F Note 11, Figure 28。

10.10.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的读突发。
3. 在上述突发时序的 DQS 信号上找到最后的一个有效下降沿时间点，记为 $t_{RPSTBegin}$ 。
4. 以 $t_{RPSTBegin} + 0.5UI$ 至 $t_{RPSTBegin} + 1.5UI$ 为范围，统计 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{RPSTBegin} + 1.5UI$ 开始，向左搜索上升沿，该上升沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点 (t_{Upper}, V_{Upper}) 和点 (t_{Lower}, V_{Lower}) 之间连线的延长线与 V_{Base} 的交点记为 $t_{RPSTEnd}$ 。
7. $t_{RPST} = t_{RPSTEnd} - t_{RPSTBegin}$ 。
8. 统计所有有效突发时序内的测量结果并与合规限值进行比较。

10.10.3 测试结果参考

下图 10-24 为可观测的测试结果示例。




图 10-24 tRPST 测试示例

10.11 tDVAC(DQS)

该测试的目的是测量数据选通信号在第一次上穿 $V_{IH,diff}(DQS)$ 并下穿的时间间隔，以及第一次下穿 $V_{IL,diff}(DQS)$ 并上穿的时间间隔。




图 10-25 tDVAC(DQS)的定义

10.11.1 规范说明

其阈值范围参考 JESD79-3-1A-01 Table 24 和 JESD79-3F Table 26

10.11.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效写时序。
3. 查找上述脉冲时序中 $V_{IH,diff(AC)}$ 和 $V_{IL,diff(AC)}$ 电平上所有有效的 DQS 上升和下降交叉点。
4. 计算得到 tDVAC，并保存测量结果。
5. 找出测量结果中的最小值与最大值。
6. 将测量结果与合规限值进行比较。

10.11.3 测试结果参考

下图 10-26 为可观测的测试结果示例。



图 10-26 tDVAC(DQS)测试示例

10.12 tQSH

该测试的目的是验证读时序下数据选通差分信号的高电平宽度是否在 JESD 规范要求的一致性限制范围内。




图 10-27 tQSH 的定义

10.12.1 规范说明

表 10-10 tQSH 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|------|-----------|-----|-----------|-----|-----------|-----|----------|
| tQSH | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | tck(avg) |
| | 0.38 | - | 0.38 | - | 0.4 | - | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.4 | - | 0.4 | - | 0.4 | - | |

10.12.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的读突发。
3. 找出上述脉冲时序中所有有效的 DQS 上升和下降交叉点。
4. tQSH 是指从 DQS 上升沿开始到下一个下降沿结束的时间。
5. 统计所有的 tQSH。

6. 将测量结果与合规限值进行比较。

10.12.3 测试结果参考

下图 10-28 为可观测的测试结果示例。




图 10-28 tQSH 测试示例

10.13 tQSL

该测试的目的是验证读时序下数据选通差分信号的低电平宽度是否在 JESD 规范要求的一致性限制范围内。




图 10-29 tQSL 的定义

10.13.1 规范说明

表 10-11 tQSL 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|------|-----------|-----|-----------|-----|-----------|-----|----------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tQSL | 0.38 | - | 0.38 | - | 0.4 | - | tck(avg) |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.4 | - | 0.4 | - | 0.4 | - | |

10.13.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的读突发时序。
3. 找出上述脉冲时序中所有有效的 DQS 上升和下降交叉点。
4. tQSL 是指从 DQS 下降沿开始到下一个上升沿结束的时间。
5. 统计所有的 tQSL。
6. 将测量结果与合规限值进行比较。

10.13.3 测试结果参考

下图 10-30 为可观测的测试结果示例。




图 10-30 tQSL 测试示例

10.14 VIX(DQS)

VIX(DQS)是 DQS 的差分输入信号交叉点电压值与 $V_{DD}/2$ 的差值。因为该测试值与 V_{DD} 有关，对于典型 DDR3 其 V_{DD} 默认为 1.5V，对于 DDR3L 默认为 1.35V，用户可以根据实际的待测设备参数，灵活更改 V_{DD} 值。

支持模式为 DDR3 和 DDR3L。




图 10-31 VIX(DQS)的定义

10.14.1 规范说明

表 10-12 DDR3 的 VIX(DQS)规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600/1866/2133 | | 单位 |
|---------------|-----------|-----------------------------------|-----|----|
| $V_{IX(DQS)}$ | 差分输入穿越点电压 | 最小值 | 最大值 | mV |
| | | -150 | 150 | |

表 10-13 DDR3L 的 VIX(DQS)规格要求

| 参数 | 说明 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|---------------|-----------|-------------------------------|-----|----|
| $V_{IX(DQS)}$ | 差分输入穿越点电压 | 最小值 | 最大值 | mV |
| | | -150 | 150 | |

10.14.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找出所有差分信号穿过 0V 的点。
3. 使用 V_{Time} 去获取单端信号的实际电压值。
4. 对于每个穿过的点。计算出最终结果。 $V_{IX(CK)} = \text{穿过点电压值} - V_{DD}/2$ 。
5. 从测出的 $V_{IX(DQS)}$ 中找出最差的结果。

10.14.3 测试结果参考

下图 10-32 为可观测的测试结果示例。




图 10-32 VIX(DQS)测试示例

10.15 VIHdiff.DQS(AC)

该测试的目的是验证在有效采样窗口内, DQS 差分信号高电平的电压值是否在 JESD 规范的一致性范围内。

10.15.1 规范说明

表 10-13 $V_{IH,DQSdiff(AC)}$ 规格要求

| 参数 | 说明 | DDR3&3L-800/1066/1333/1600/ | | 单位 |
|----------------------|-----------|-----------------------------|-----|----|
| $V_{IHdiff.DQS(AC)}$ | 差分输入交流高电平 | 最小值 | 最大值 | V |
| | | $2*(V_{IH(AC)}-V_{REF})$ | - | |

注：1、DDR3L-1866 的取值范围亦如上表所示。

2、其一致性范围的最小值为： $2*(V_{IH(AC)}-V_{REF})$ ，其最大值规范中并未明确定义，但是对于 DQS 和 CLK 这种差分信号, 要求它的单端信号要符合 VSEH 和 VSEL, 且其值不能超过 Overshoot 和 Undershoot。对于最小值 $2*(V_{IH(AC)}-V_{REF})$ ，其中 $V_{ref}=0.5*VDD$ ，DDR3 的 VDD 为 1.5V，DDR3L 的 VDD 为 1.35V。用户可以按照实际的测试需求在配置中自行修改 VIH、VDD 等参数以生成不同的阈值范围。

10.15.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效写突发。
3. 在上述脉冲时序中找出所有有效的数据选通正脉冲。有效数据选通正脉冲从有效数据选通上升沿的 0V 交叉点开始，到下一个有效数据选通下降沿的 0V 交叉点结束
4. 对于一个有效的数据选通正脉冲执行 V_{TOP} 测量。将 V_{TOP} 测量结果作为 $V_{IHdiff(AC),DQS}$ 值。
5. 对波形中发现的其他有效正脉冲重复上一步。
6. 从测出的 $V_{IHdiff(AC),DQS}$ 中找出最差的结果。

10.15.3 测试结果参考

下图 10-33 为可观测的测试结果示例。



图 10-33 VIHdiff.DQS(AC)测试示例

10.16 VIHdiff.DQS(DC)

该测试的目的是验证在有效采样窗口内, DQS 差分信号的高电平电压值是否在 JESD 规范的一致性限制范围内。对于 DDR3 和 DDR3L, 该测试项的取值范围不同。

支持模式为 DDR3、DDR3L。

10.16.1 规范说明

表 10-14 DDR3 的 VIHdiff.DQS(DC)规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|----------------------|-----------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{IHdiff.DQS(DC)}$ | 差分输入直流高电平 | 0.2 | \ | V |

表 10-15 DDR3L 的 $V_{IHdiff.DQS(DC)}$ 规格要求

| 参数 | 说明 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|----------------------|-----------|-------------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{IHdiff.DQS(DC)}$ | 差分输入直流高电平 | 0.18 | \ | V |

10.16.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 在上述脉冲时序中找出所有有效的数据选通正脉冲。有效数据选通正脉冲从有效数据选通上升沿的 0V 交叉点开始, 到下一个有效数据选通下降沿的 0V 交叉点结束。
4. 对于一个有效的数据选通正脉冲执行 V_{TOP} 测量。将 V_{TOP} 测量结果作为 $V_{IHdiff(DC)}$ 值。
5. 对波形中发现的其他有效正脉冲继续上一步操作。
6. 从测出的 $V_{IHdiff(DC)}$ 中找出最差的结果。

10.16.3 测试结果参考

下图 10-34 为可观测的测试结果示例。




图 10-34 VIHdiff.DQS(DC)测试示例

10.17 VILdiff.DQS(AC)

该测试的目的是验证在有效采样窗口内, DQS 差分信号低平的电压值是否在 JESD 规范的一致性范围内。该测试项与 VIHdiff.DQS(AC)类似, 此处不再赘述。

支持模式为 DDR3、DDR3L。

10.17.1 规范说明

表 10-16 DDR3 的 VILdiff.DQS(AC)规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------------------------|-----------|-------------------------|--|----|
| | | 最小值 | 最大值 | |
| V _{ILdiff.DQS(AC)} | 差分输入交流低电平 | \ | 2*(V _{IL(AC)} -V _{REF}) | V |
| | | | | |

表 10-16 DDR3L 的 VILdiff.DQS(AC)规格要求

| 参数 | 说明 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|-----------------------------|-----------|-------------------------------|--|----|
| | | 最小值 | 最大值 | |
| V _{ILdiff.DQS(AC)} | 差分输入交流低电平 | \ | 2*(V _{IL(AC)} -V _{REF}) | V |
| | | | | |

10.17.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 在上述脉冲时序中找出所有有效的数据选通负脉冲。有效数据选通负脉冲从有效数据选通下降沿的 0V 交叉点开始, 到下一个有效数据选通上升沿的 0V 交叉点结束。
4. 对于一个有效的数据选通负脉冲执行 V_{BASE} 测量。将 V_{BASE} 测量结果作为 V_{ILdiff.DQS(AC)} 值。
5. 对波形中发现的其他有效负脉冲继续上一步操作。
6. 从测出的 V_{ILdiff.DQS(AC)} 中找出最差的结果。

10.17.3 测试结果参考

下图 10-35 为可观测的测试结果示例。



图 10-35 VILdiff.DQS(AC)测试示例

10.18 VILdiff.DQS(DC)

该测试的目的是验证在有效采样窗口内，测试 DQS 差分信号的低电平电压值是否在 JESD 规范的一致性限制范围内。对于 DDR3 和 DDR3L，该测试项的取值范围不同。

支持模式为 DDR3、DDR3L。

10.18.1 规范说明

表 10-17 DDR3 的 VILdiff.DQS(DC)规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|-----------------------------|-----------|-------------------------|------|----|
| | | 最小值 | 最大值 | |
| V _{ILdiff.DQS(DC)} | 差分输入直流高电平 | \ | -0.2 | V |
| | | | | |

表 10-18 DDR3L 的 VILdiff.DQS(DC)规格要求

| 参数 | 说明 | DDR3L-800/1066/1333/1600/1866 | | 单位 |
|-----------------------------|-----------|-------------------------------|-------|----|
| | | 最小值 | 最大值 | |
| V _{ILdiff.DQS(DC)} | 差分输入直流高电平 | \ | -0.18 | V |
| | | | | |

10.18.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 在上述脉冲时序中找出所有有效的数据选通负脉冲。有效数据选通负脉冲从有效数据选通下降沿的 0V 交叉点开始，到下一个有效数据选通上升沿的 0V 交叉点结束
4. 对于一个有效的数据选通负脉冲执行 V_{BASE} 测量。将 V_{BASE} 测量结果作为 V_{ILdiff.DQS(DC)} 值。
5. 对波形中发现的其他有效负脉冲继续上一步。
6. 从测出的 V_{ILdiff.DQS(DC)} 中找出最差的结果。

10.18.3 测试结果参考

下图 10-36 为可观测的测试结果示例。



图 10-36 VILdiff.DQS(DC)测试示例

10.19 VOHdiff(AC)

该测试的目的是验证 DQS 差分信号在有效采样窗口内的交流差分输出高电平电压值是否满足 JESD 规范。规范并没有给出明确的范围，只是给了一个值 $\pm 0.2 \times V_{DDQ}$ ，所以在测试中，我们也没有给出具体的阈值。但可以认为 VOHdiff(AC)的取值要高于 $0.2 \times V_{DDQ}$ 。VOLdiff(AC)的值要低于 $-0.2 \times V_{DDQ}$ 。用户可以自行判断测出的结果是否满足这个要求。DDR3 的 VDDQ 为 1.5V；DDR4 的 VDDQ 为 1.35V。

支持模式为 DDR3 和 DDR3L。

10.19.1 规范说明

表 10-19 JESD 规范中给出的 VOHdiff(AC)取值

| 参数 | 说明 | DDR3-800/1066/1333/1600 | 单位 |
|------------------|---------|-------------------------|----|
| $V_{OHdiff(AC)}$ | 差分输出高电平 | 测试值 | V |
| | | $+0.2 \times V_{DDQ}$ | |

10.19.2 计算方法

1. 获取并分离读写时序。
2. 找到一个读时序。
3. 在上述脉冲时序中找出所有有效的数据选通正脉冲。有效数据选通正脉冲从有效数据选通上升沿的 0V 交叉点开始，到下一个有效数据选通下降沿的 0V 交叉点结束。
4. 对于一个有效的数据选通正脉冲，执行 V_{TOP} 测量，并将 V_{TOP} 测量结果作为 $V_{OHdiff(AC)}$ 值。
5. 对波形中发现的其他的有效正脉冲继续上一步操作。
6. 从测出的 $V_{OHdiff(AC)}$ 中找出最差的结果。

10.19.3 测试结果参考

下图 10-37 为可观测的测试结果示例。



图 10-37 VOHdiff(AC)测试示例

10.20 VOLdiff(AC)

该测试的目的是验证在有效采样窗口内，DQS 的交流差分输出低电平电压值是否满足 JESD 规范。该测试项与 VOHdiff(AC)类似，此处不再赘述。

支持模式为 DDR3 和 DDR3L 。

10.20.1 规范说明

表 10-20 $V_{OLdiff(AC)}$ 的规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | 单位 |
|------------------|---------|-------------------------|----|
| $V_{OLdiff(AC)}$ | 差分输出低电平 | 测试值 | V |
| | | $-0.2 * V_{DDQ}$ | |

10.20.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个读时序。
3. 在上述脉冲时序中找出所有有效的数据选通负脉冲。有效数据选通负脉冲从有效数据选通下降沿的 0V 交叉点开始，到下一个有效数据选通上升沿的 0V 交叉点结束。
4. 对于一个有效的数据选通负脉冲，执行 V_{TOP} 测量，并将 V_{TOP} 测量结果作为 $V_{OHdiff(AC)}$ 值。
5. 对波形中发现的其他有效负脉冲继续上一步操作。
6. 从测出的 $V_{OHdiff(AC)}$ 中找出最差的结果。

10.20.3 测试结果参考

下图 10-38 为可观测的测试结果示例。



图 10-38 VOLDiff(AC)测试示例

10.21 SRQdiffR

该测试的目的是验证 DQS 差分信号上升沿的压摆率是否符合 JESD 规范。

表 10-21 SRQdiffR 的定义

| Description | Measured | | Defined by |
|--|------------------|------------------|--|
| | from | to | |
| Differential output slew rate for rising edge | $V_{OLdiff(AC)}$ | $V_{OHdiff(AC)}$ | $[V_{OHdiff(AC)} - V_{OLdiff(AC)}] / \Delta TR_{diff}$ |
| Differential output slew rate for falling edge | $V_{OHdiff(AC)}$ | $V_{OLdiff(AC)}$ | $[V_{OHdiff(AC)} - V_{OLdiff(AC)}] / \Delta TF_{diff}$ |




图 10-39 SRQdiffR 的测试方法

10.21.1 规范说明

表 10-22 DDR3 的 SRQdiffR 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|----------|-----------|-----|-----------|-----|-----------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQdiffR | 5 | 10 | 5 | 10 | 5 | 10 | V/ns |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 5 | 10 | 5 | 12 | 5 | 12 | |

表 10-23 DDR3L 的 SRQdiffR 规格要求

| 参数 | DDR3L-800 | | DDR3L-1066 | | DDR3L-1333 | | 单位 |
|----------|------------|-----|------------|-----|------------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQdiffR | 3.5 | 12 | 3.5 | 12 | 3.5 | 12 | V/ns |
| | DDR3L-1600 | | DDR3L-1866 | | | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | | | |
| | 3.5 | 12 | 3.5 | 12 | | | |

10.21.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到第一个有效读时序。
3. 在上述脉冲时序中找出所有有效的数据选通上升沿, 一个有效的数据选通上升沿从穿过 $V_{OLdiff(AC)}$ 开始, 到下一个 $V_{OHdiff(AC)}$ 结束。
4. 对于所有的有效数据选通上升沿, 计算得到 TR, 即从穿过 $V_{OLdiff(AC)}$ 开始到穿过 $V_{OHdiff(AC)}$ 结束。
5. 计算得到 $SRQdiffR = [V_{OHdiff(AC)} - V_{OLdiff(AC)}] / TR$ 。
6. 找出测量结果中的最大值和最小值。
7. 将测量结果与合规限值进行比较。

10.21.3 测试结果参考

下图 10-40 为可观测的测试结果示例。




图 10-40 SRQdiffR 测试示例

10.22 SRQdiffF

该测试的目的是验证 DQS 差分信号下降沿的压摆率是否符合 JESD 规范，该测试项与 SRQdiffR 类似。其定义如上表 10-21 所示，测试方法参考图 10-39。

10.22.1 规范说明

表 10-24 DDR3 的 SRQdiffF 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|----------|-----------|-----|-----------|-----|-----------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQdiffR | 5 | 10 | 5 | 10 | 5 | 10 | V/ns |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 5 | 10 | 5 | 12 | 5 | 12 | |

表 10-25 DDR3L 的 SRQdiffF 规格要求

| 参数 | DDR3L-800 | | DDR3L-1066 | | DDR3L-1333 | | 单位 |
|----------|------------|-----|------------|-----|------------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQdiffR | 3.5 | 12 | 3.5 | 12 | 3.5 | 12 | V/ns |
| | DDR3L-1600 | | DDR3L-1866 | | | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | | | |
| | 3.5 | 12 | 3.5 | 12 | | | |

10.22.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效读时序。
3. 在上述脉冲时序中找出所有有效的数据选通下降沿，一个有效的数据选通下降沿从穿过 $V_{OHdiff(AC)}$ 开始，到下一个 $V_{OLdiff(AC)}$ 结束。
4. 对于所有的有效数据选通下降沿，计算得到 TR，即从穿过 $V_{OHdiff(AC)}$ 开始到穿过 $V_{OLdiff(AC)}$ 结束。
5. 计算得到 $SRQdiffF = [V_{OHdiff(AC)} - V_{OLdiff(AC)}] / TR$ 。
6. 找出测量结果中的最大值和最小值。
7. 将测量结果与合规限值进行比较。

10.22.3 测试结果参考

下图 10-41 为可观测的测试结果示例




图 10-41 SRQdiff 测试示例

11 数据信号测试集

11.1 tHZ(DQ)

该测试的目的是测量数据信号(DQ)，由低阻到高阻的切换时刻到时钟跳变沿的时间，如下图 11-1 所示。数据信号的 tHZ 需要在读时序下进行测试，读时序如下图 11-2 所示。




图 11-1 tHZ(DQ)的定义




图 11-2 与 tHZ 相关的读时序

11.1.1 规范说明

表 11-1 tHZ(DQ)规格要求

| 参数 | 规格 | | | | | | 单位 |
|----------------------|----------|-----------|-----------|-----------|-----------|-----------|----|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 | |
| t _{HZ(DQS)} | 最大值 | 最大值 | 最大值 | 最大值 | 最大值 | 最大值 | ps |
| | 400 | 300 | 250 | 225 | 195 | 180 | |

11.1.2 计算方法

1. 获取并分离读写脉冲时序。

2. 找到一个有效读取脉冲时序。
3. 在上述脉冲时序的 DQS 信号上找到最后一个有效的下降沿时间点 $t_{LastFalling}$ 。
4. 以 $t_{LastFalling} + 0.5UI$ 至 $t_{LastFalling} + 1.5UI$ 为范围，统计 DQ 信号的 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{LastFalling} + 1.5UI$ 开始，向左搜索 DQ 信号跳变沿，该边沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 如果该 DQ 信号边沿为上升沿，则点 (t_{Upper}, V_{Upper}) 和点 (t_{Lower}, V_{Lower}) 之间连线的延长线与 V_{Base} 的交点记为 t_{LZEnd} 。
7. 如果该 DQ 信号边沿为下降沿，则点 (t_{Upper}, V_{Upper}) 和点 (t_{Lower}, V_{Lower}) 之间连线的延长线与 V_{Top} 的交点记为 t_{LZEnd} 。
8. 查找最近的时钟上升沿， $t_{HZ}(DQ)$ 是时钟上升沿交叉点与 t_{LZEnd} 之间的时间间隔。
9. 将所有有效时序内的测量结果与合规限值进行比较。

11.1.3 测试结果参考

下图 11-3 为可观测的测试结果示例。




图 11-3 tHZ(DQ)测试示例

11.2 tLZ(DQ)

该测试的目的是测量数据信号(DQ) 从高阻到低阻切换时到时钟有效跳变沿的时间，如下图 11-4 所示。该测试项与 tHZ(DQ) 类似，也必须在读时序下测量。




图 11-4 tLZ(DQ)的时序定义




图 11-5 与 tLZ 相关的读时序

11.2.1 规范说明

表 11-2 tLZ(DQ)规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|---------|-----------|-----|-----------|-----|-----------|-----|----|
| tLZ(DQ) | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | ps |
| | -800 | 400 | -600 | 300 | -500 | 250 | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | -450 | 255 | -390 | 195 | -360 | 180 | |

11.2.2 计算方法

1. 获取并分离读写时序
2. 找到一个有效读时序。
3. 在上述脉冲时序的 DQS 信号上找到第一个有效的上升沿时间点记为 $t_{\text{FirstRising}}$ 。
4. 以 $t_{\text{FirstRising}} - 1.0\text{UI}$ 至 $t_{\text{FirstRising}} + 0.5\text{UI}$ 为范围，统计 DQ 信号的 V_{Top} 和 V_{Base} 。
5. 以 V_{Top} 和 V_{Base} 之间的 80% 和 20% 分别为高阈值 V_{Upper} 和低阈值 V_{Lower} ，从 $t_{\text{FirstRising}} + 0.5\text{UI}$ 开始，向左搜索 DQ 信号跳变沿，该边沿穿越高阈值和低阈值的时间点分别记为 t_{Upper} 和 t_{Lower} 。
6. 点 $(t_{\text{Upper}}, V_{\text{Upper}})$ 和点 $(t_{\text{Lower}}, V_{\text{Lower}})$ 之间连线的延长线与 V_{TT} 的交点记为 t_{LZBegin} 。
7. 查找最近的时钟上升沿， $t_{\text{LZ}}(\text{DQ})$ 是时钟上升沿交叉点与 t_{LZBegin} 之间的时间间隔。
8. 将所有有效时序内的测量结果与合规限值进行比较。

11.2.3 测试结果参考

下图 11-6 为可观测的测试结果示例。




图 11-6 tLZ(DQ)测试示例

11.3 tDQSQ

tDQSQ 表示写时序下 DQS 有效跳变沿和 DQ 有效跳变沿之间的时间间隔，测试中取最大的间隔值和 JESD 规范阈值作比较。




Figure 27 — READ Timing Definition

图 11-7 tDQSQ 的定义

11.3.1 规范说明

表 11-3 tDQSQ 规格要求

| 符号 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----|
| tDQSQ | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | ps |
| | - | 200 | - | 150 | - | 125 | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | - | 100 | - | 85 | - | 75 | |

11.3.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效的读时序。
3. 在上述脉冲时序中找出所有有效 DQ 上升沿和下降沿穿过 V_{REF} 的交叉点
4. 对于找到的所有 DQ 交叉点，找出最近的 DQS 交叉点。
5. tDQSQ 为 DQ 交叉点与 DQS 交叉点之间的时间差。
6. 找出测量结果中的最小值和最大值。

7. 将测量结果与合规限值进行比较。

11.3.3 测量结果参考

下图 11-8 为可观测的测试结果示例。




图 11-8 tDQSQ 测试示例

11.4 tQH

tQH 是 DQ 相对于 DQS 有效跳变沿的保持时间。该测试的目的是验证此保持时间是否在 JESD 规范规定的标准之内。tQH 为读时序下的时序参数。




图 11-9 tQH 的定义

11.4.1 规范说明

表 11-4 tQH 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-----|-----------|-----|-----------|-----|-----------|-----|----------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tQH | 0.38 | - | 0.38 | - | 0.38 | - | tCK(avg) |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 0.38 | - | 0.38 | - | 0.38 | - | |

11.4.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效的 READ burst。
3. 在上述脉冲时序中找出所有有效 DQ 上升沿和下降沿穿过 V_{REF} 的交叉点。
4. 对于找到的所有 DQ 交叉点，找出 DQ 交叉点最近的 DQS 交叉点的前一个 DQS 交叉点。
5. tDQSQ 为 DQ 交叉点与 DQS 交叉点之间的时间差。

6. 找出测量结果中的最小值和最大值。
7. 将测量结果与合规限值进行比较。

11.4.3 测量结果参考

下图 11-10 为可观测的测试结果示例。



图 11-10 tQH 测试示例

11.5 tDS.DQ(base)

tDS 是数据信号 DQ 相对于 DQS 的建立时间，该测试的目的是验证 tDS 是否在 JESD 规范规定的基础值标准之内。tDS (total setup time) = tDS(base) + Δ tDS。tDS(base)是数据手册中给出的基准值，通常基于标称斜率（例如 DQS 2 V/ns 和 DQ 1 V/ns）定义的。 Δ tDS 是降额值，用于根据 DQ 和 DQS 的实际信号斜率调整 tDS(base)。 Δ tDS 的值，通常通过查表获得，例如 DDR3_JESD79-3F 规范文档中的 table 77、table78 等。




图 11-11 tDS 的定义

11.5.1 规范说明

tDS.DQ(base)的限值根据所选择的数据速率以及 AC 电平的不同而不同。具体请参考 JESD79-3F Table 76, JESD79-3-1A-01 Table 12。

11.5.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IH(AC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DQ 下降沿与 $V_{IL(AC)}$ 相交的交叉点。
5. 找出所有 DQ 交叉点的下一个 DQS 与 0V 交叉点。

6. tDS 定义为 DQ 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。
8. 将测量结果与合规限值进行比较。

11.5.3 测量结果参考

下图 11-12 为可观测的测试结果示例。




图 11-12 tDS.DQ(base)测试示例

11.6 tDS.DQ(derate)

该测试的目的是验证数据信号 DQ 相对于 DQS 的建立时间 t_{DS} 是否在 JEDEC 规范规定降额后的标准之内。




图 11.6-1 t_{DS} 和 t_{DH} 的定义

11.6.1 规范说明

$t_{DS.DQ(derate)}$ 的限值根据 DQ 和 DQS 差分信号的压摆率以及 AC 的不同而改变。具体请参考 JESD79-3F Table 77、Table 78 等，JESD79-3-1A-01 Table 13、Table 14 等。

11.6.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IH(AC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DQ 下降沿与 $V_{IL(AC)}$ 相交的交叉点。
5. 找出所有 DQ 交叉点的下一个 DQS 与 0V 交叉点。
6. t_{DS} 定义为 DQ 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。

8. 测量 DQ 和 DQS 的平均压摆率。
9. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
10. 将测量结果与合规限值进行比较。

11.6.3 测量结果参考

下图 11-13 为可观测的测试结果示例。




图 11-13 tDS.DQ(derate)测试示例

11.7 tDH.DQ(base)

该测试的目的是验证数据信号 DQ 相对于 DQS 的保持时间 tDH 是否在 JEDEC 规范规定的基础值标准之内。tDH.DQ(base)和前面的 tDS.DQ(base)类似， $tDH(\text{total hold time}) = tDH(\text{base}) + \Delta tDH$ 。详细信息可参考 tDS.DQ(base)。




图 11-14 tDH 的定义

11.7.1 规范说明

tDH.DQ(base)的限值根据所选择速率的不同而不同。具体请参考 JESD79-3F Table 76, JESD79-3-1A-01 Table 12。

11.7.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IL(DC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DQ 下降沿与 $V_{IH(DC)}$ 相交的交叉点。
5. 找出所有 DQ 交叉点的前一个 DQS 与 0V 交叉点。
6. tDH 定义为 DQ 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。

8. 将测量结果与合规限值进行比较。

11.7.3 测量结果参考

下图 11-15 为可观测的测试结果示例。




图 11-15 tDH.DQ(base)测试示例

11.8 tDH.DQ(derate)

该测试的目的是验证 DQ 相对于 DQS 的保持时间 tDH 是否在 JEDEC 规范规定降额后的标准之内。tDH.DQ(derate)和前面的 tDS.DQ(derate)类似，此处不再赘述。




图 11-16 tDH 的定义

11.8.1 规范说明

tDH.DQ(derate)的限值根据 DQ 和 DQS 的压摆率的不同以及 AC 的不同而改变。具体请参考 JESD79-3F Table 77、Table 78, JESD79-3-1A-01 Table 13、Table 14 等。

11.8.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IL(dc)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DQ 下降沿与 $V_{IH(dc)}$ 相交的交叉点。
5. 找出所有 DQ 交叉点的前一个 DQS 与 0V 交叉点。
6. tDS 定义为 DQ 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。

8. 测量 DQ 和 DQS 的平均压摆率。
9. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
10. 将测量结果与合规限值进行比较。

11.8.3 测量结果参考

下图 11-17 为可观测的测试结果示例。




图 11-17 tDH.DQ(derate)测试示例

11.9 tDIPW(DQ)

tDIPW(DQ)是测量 DQ 信号的输入脉冲宽度，试验证其是否满足 JESD 规范。

11.9.1 规范说明

表 11-5 tDIPW 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-------|-----------|-----|-----------|-----|-----------|-----|----|
| tDIPW | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | ps |
| | 600 | - | 490 | - | 400 | - | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 360 | - | 320 | - | 280 | - | |

11.9.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有 DQ 有效的上升沿和下降沿穿过 V_{REF} 的点。
4. tDPIW 是指 DQ 从一个上升沿/下降沿开始到下一个下降沿/上升沿结束的时间。
5. 找出测量结果的最小值和最大值。
6. 将测量结果与合规限值进行比较。

11.9.3 测量结果参考

下图 11-18 为可观测的测试结果示例。




图 11-18 tDIPW(DQ)测试示例

11.10 tVAC(DQ)

该测试的目的是验证数据信号 (DQ) 高电平高于 $V_{IH(AC)}$ 的持续时间以及低电平低于 $V_{IL(AC)}$ 的持续时间是否在 JESD 规范规定的一致性限制范围内。




图 11-19 tVAC 在时序中的定义

11.10.1 规范说明

参见 JESD79-3F Table 81, JESD79-3-1A-01 Table 16。tVAC 阈值的取值范围根据其压摆率查表可得。DDR3L 也是如此。

11.10.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述时序中所有 DQ 有效的上升沿和下降沿穿过 $V_{IH(AC)}$ 以及 $V_{IL(AC)}$ 的点。
4. tVAC 是指 DQ 上升沿穿过 $V_{IH(AC)}$ 的交叉点开始, 到 DQ 下降沿穿过 $V_{IH(AC)}$ 的交叉点结束的时间, 或 DQ 下降沿穿过 $V_{IL(AC)}$ 的交叉点开始, 到 DQ 上升沿穿过 $V_{IL(AC)}$ 的交叉点结束的时间。
5. 找出测量结果的最小值和最大值。
6. 将测量结果与阈值范围比较。

11.10.3 测量结果参考

下图 11-20 为可观测的测试结果示例。




图 11-20 tVAC(DQ)测试示例

11.11 VIH.DQ(AC)

该测试的目的是验证 DQ 的输入高电平电压值是否大于 JESD 的规范值。VIH.DQ(AC)的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

11.11.1 规范说明

VIH.DQ(AC)的阈值范围根据所选择速率的不同以及 AC 电平的不同而改变，具体请参考 JESD79-3F Table 24，JESD79-3-1A-01 Table 5。

11.11.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IH(AC)}$ 的交叉点。
4. 对于所有的 DQ 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{IH,DQ(AC)}$ 的值为 DQS 的交叉点向前移动 tDS 时间间隔后，DQ 的电压值。
6. 将测量结果与合规限值进行比较。

11.11.3 测试结果参考

下图 11-21 为可观测的测试结果示例。




图 11-21 VIH.DQ(AC)测试示例

11.12 VIH.DQ(DC)

该测试的目的是验证 DQ 的 $V_{IH,DQ(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。DDR3 的 V_{REF} 的值设置为 0.75V，DDR3L 为 0.675V。用户可以根据实际的测试需求，选择使用配置中的“阈值设置”功能，更改 V_{REF} 值。

支持模式为 DDR3、DDR3L。

11.12.1 规范说明

$V_{IH,DQ(DC)}$ 的阈值范围根据传输速率的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A.01 Table 5。

11.12.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 上升沿与 $V_{IH(Ac)}$ 的交叉点。
4. 对于所有的 DQ 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{IH,DQ(DC)}$ 的值为 DQS 的交叉点向后移动 t_{DH} 时间间隔后 DQ 的电压值。
6. 将测量结果与合规限值进行比较。

11.12.3 测试结果参考

下图 11-22 为可观测的测试结果示例。




图 11-22 VIH.DQ(DC)测试示例

11.13 VIL.DQ(AC)

该测试的目的是验证 DQ 的输入低电平电压值是否小于 JESD 的规范值。VIL.DQ(AC)的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

11.13.1 规范说明

V_{IL,DQ(AC)}的阈值范围根据所选传输速率的不同以及 AC 的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A.01 Table 5。

11.13.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 下降沿与 V_{IL(AC)}的交叉点。
4. 对于所有的 DQ 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 V_{IL,DQ(AC)}的值为 DQS 的交叉点向前移动 tDS 时间间隔后，DQ 的电压值。
6. 将测量结果与合规限值进行比较。

11.13.3 测试结果参考

下图 11-23 为可观测的测试结果示例。




图 11-23 VIL.DQ(AC)的测试示例

11.14 VIL.DQ(DC)

该测试的目的是验证 DQ 的 $V_{IL,DQ(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。该测试项与 $V_{IH,DQ(DC)}$ 类似，此处不再赘述。

支持模式为 DDR3、DDR3L。

11.14.1 规范说明

$V_{IL,DQ(DC)}$ 的阈值范围根据所选择速率的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A-01 Table 5。

11.14.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DQ 下降沿与 $V_{IL(AC)}$ 的交叉点。
4. 对于所有的 DQ 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{IL,DQ(DC)}$ 的值为 DQS 的交叉点向前移动 t_{DH} 时间间隔后，DQ 的电压值。
6. 将测量结果与合规限值进行比较。

11.14.3 测试结果参考

下图 11-24 为可观测的测试结果示例。




图 11-24 VIL.DQ(DC)测试示例

11.15 压摆率(Slew Rate)(DQ)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且 JESD 规范并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。在自动测量中，DQ 的 setup time 或 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

11.15.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为tDS补偿值的选择依据，否则使用切线压摆率作为依据。测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。标称压摆率如下图所示：

建立时间 (tDS) 的压摆率定义：

- 上升信号：从上升沿穿过 VREF(dc)到第一次穿过 VIH(ac)min 的斜率。
- 下降信号：从下降沿穿过 VREF(dc)到第一次穿过 VIL(ac)max 的斜率。

保持时间 (tDH) 的压摆率定义：

- 上升信号：从最后一次穿过 VIL(dc)max 到上升沿穿过 VREF(dc)的斜率。
- 下降信号：从最后一次穿过 VIH(dc)min 到下降沿穿过 VREF(dc)的斜率。




图 11-25 标称压摆率




图 11-26 切线压摆率

11.15.2 测试结果参考

下图 11-27 为可观测的测试结果示例




图 11-27 Slew rate Setup/Hold-Rising/Falling(DQ)测试示例

11.16 Overshoot 和 Overshoot Area(DQ)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JESD 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 11-28 过冲幅度和过冲面积的定义


11.16.1 规范说明

表 11-6 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19V-ns | 0.15V-ns | 0.13V-ns | 0.11V-ns | 0.10V-ns |

11.16.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 V_{DDQ} （或 V_{DDCA} ）上升交叉点开始，到 V_{DDQ} （或 V_{DDCA} ）下降交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ （或 V_{DDCA} ）。
 - ii 评估低于 V_{DDQ} （或 V_{DDCA} ）的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} （或 V_{DDCA} ）。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 11-29 Overshoot Area 计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0 V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与符合性测试限值进行比较。

11.16.3 测试结果参考

下图 11-30 为可观测的测试结果示例。




图 11-30 Overshoot(DQ)和 Overshoot Area(DQ)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

11.17 Undershoot 和 Undershoot Area(DQ)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 11-31 下冲幅度和下冲面积的定义

11.17.1 规范说明

表 11-7 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| undershoot Area | 0.25V/ns | 0.19V/ns | 0.15V/ns | 0.13V/ns | 0.11V/ns | 0.10V/ns |

11.17.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{MIN}$ 。
 - ii 通过梯形法面积计算，评估 0V 以下的总面积（参考图 11-29）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。
4. 从存储结果中找出下面最差的结果。

5. 将测试结果与符合性测试限值进行比较。

11.17.3 测试结果参考

下图 11-32 为可观测的测试结果示例。




图 11-32 Undershoot(DQ)和 Undershoot Area(DQ)测试示例

注：若测试的过冲幅度和过冲面积均为 0，表明被测信号幅度没有超过 VDDQ，此为正常现象。

11.18 VOH(AC)

该测试的目的是验证 DQ 信号在有效采样窗口内的输出高电平电压值是否满足 JESD 规范。其中 VDDQ 的值直接影响一致性下限值，对于典型 DDR3 其默认为 1.5V，对于 DDR3L 默认为 1.35V， $V_{TT}=V_{DDQ}/2$ 。用户可以根据实际测试情况自定义 VDDQ 的电压值，这会直接影响测试阈值。

11.18.1 规范说明

表 11-8 $V_{OH(AC)}$ 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|--------------|---------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{OH(AC)}$ | 交流输出高电平 | $V_{TT}+0.1*V_{DDQ}$ | \ | V |
| | | | | |

11.18.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效读时序。
3. 找出所有有效正脉冲。
4. 放大一个有效正脉冲并执行 V_{TOP} 测量。将 V_{TOP} 测量结果作为 $V_{OH(AC)}$ 值。
5. 重复上一步，测量脉冲时序中其他有效正脉冲的 V_{TOP} 值。
6. 找出测量结果中的最小值。
7. 将其与合规限值进行比较。

11.18.3 测量结果参考

下图 11-33 为可观测的测试结果示例。




图 11-33 VOH(AC)测试示例

11.19 VOH(DC)

该测试的目的是验证 DQ 信号在有效采样窗口内的直流输出高电平电压值是否满足 JESD 规范。其中 VDDQ 直接影响一致性下限值，对于典型 DDR3 其默认为 1.5V，对于 DDR3L 默认为 1.35V。用户可以根据实际测试情况自定义 VDDQ 的电压值，这会直接影响测试阈值。

11.19.1 规范说明

表 11-9 $V_{OH(DC)}$ 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|--------------|---------|-------------------------|-----|----|
| | | 最小值 | 最大值 | |
| $V_{OH(DC)}$ | 直流输出高电平 | $0.8 \cdot V_{DDQ}$ | \ | V |
| | | | | |

11.19.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效读时序。
3. 找出所有有效正脉冲。
4. 放大第一个有效正脉冲并执行 V_{TOP} 测量。将 V_{TOP} 测量结果作为 $V_{OH(DC)}$ 值。
5. 重复上一步，处理有效读时序中发现的其余有效正脉冲。
6. 找出测量结果中的最小值。
7. 将测量结果与合规限值进行比较。

11.19.3 测量结果参考

下图 11-34 为可观测的测试结果示例。




图 11-34 VOH(DC)测试示例

11.20 VOL(AC)

该测试的目的是验证 DQ 信号在有效采样窗口内的输出低电平电压值是否满足 JESD 规范。该测试项与 VOH(AC)类似，此处就不再赘述。

11.20.1 规范说明

表 11-10 $V_{OL(AC)}$ 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|--------------|---------|-------------------------|----------------------|----|
| | | 最小值 | 最大值 | |
| $V_{OL(AC)}$ | 交流输出低电平 | \ | $V_{TT}-0.1*V_{DDQ}$ | V |

11.20.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效读时序。
3. 找出所有有效负脉冲。
4. 放大一个有效负脉冲并执行 V_{BASE} 测量。将 V_{BASE} 测量结果作为 $V_{OL(AC)}$ 值。
5. 重复上一步，处理有效读时序中发现的其余有效负脉冲。
6. 找出测量结果中的最小值。
7. 将测量结果与合规限值进行比较。

11.20.3 测量结果参考

下图 11-35 为可观测的测试结果示例。




图 11-35 VOL(AC)测试示例

11.21 VOL(DC)

该测试的目的是验证 DQ 信号在有效采样窗口内的直流输出低电平电压值是否满足 JESD 规范。该测试项与 VOH(DC)类似，此处不再赘述。

11.21.1 规范说明

表 11-11 $V_{OL(DC)}$ 规格要求

| 参数 | 说明 | DDR3-800/1066/1333/1600 | | 单位 |
|--------------|---------|-------------------------|-----------------|----|
| | | 最小值 | 最大值 | |
| $V_{OL(DC)}$ | 直流输出低电平 | \ | $0.2 * V_{DDQ}$ | V |
| | | | | |

11.21.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效读时序。
3. 找出所有有效负脉冲。
4. 放大第一个有效负脉冲并执行 V_{BASE} 测量。将 V_{BASE} 测量结果作为 $V_{OL(DC)}$ 值。
5. 重复上一步，处理有效读时序中发现的其余有效负脉冲。
6. 找出测量结果中的最小值。
7. 将测量结果与合规限值进行比较。

11.21.3 测量结果参考

下图 11-36 为可观测的测试结果示例。




图 11-36 VOL(DC)测试示例

11.22 SRQseR

该测试的目的是验证 DQ 信号的上升沿压摆率是否满足 JESD 规范。其定义如下表 11-12 所示，其测试方法如下图 11-37 所示。

表 11-12 SRQseR 的定义

| Description | Measured | | Defined by |
|--|--------------|--------------|---|
| | from | to | |
| Single-ended output slew rate for rising edge | $V_{OL(AC)}$ | $V_{OH(AC)}$ | $[V_{OH(AC)} - V_{OL(AC)}] / \Delta TRse$ |
| Single-ended output slew rate for falling edge | $V_{OH(AC)}$ | $V_{OL(AC)}$ | $[V_{OH(AC)} - V_{OL(AC)}] / \Delta TFse$ |




图 11-37 SRQseR 的测试方法

11.22.1 规范说明

表 11-13 SRQseR 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|--------|-----------|-----|-----------|-----|-----------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQseR | 2.5 | 5 | 2.5 | 5 | 2.5 | 5 | V/ns |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 2.5 | 5 | 2.5 | 5 | 2.5 | 5 | |

11.22.2 计算方法

1. 获取并分离读写时序。

2. 找到一个有效读时序。
3. 在上述脉冲时序中找出所有有效上升沿，一个有效上升沿从穿过 $V_{OL(AC)}$ 开始，到下一个 $V_{OH(AC)}$ 结束。
4. 对于所有的有效上升沿，计算得到 TR，即从穿过 $V_{OL(AC)}$ 开始到穿过 $V_{OH(AC)}$ 结束的时间。
5. 计算得到 $SRQseR = [V_{OH(AC)} - V_{OL(AC)}] / TR$ 。
6. 找出测量结果中的最大值和最小值。
7. 将测量结果与合规限值进行比较。

11.22.3 测试结果参考

下图 11-38 为可观测的测试结果示例。




图 11-38 SRQseR 测试示例

11.23 SRQseF

该测试的目的是验证测试信号 DQ 的下降沿压摆率是否满足 JESD 规范。定义和测试方法可参考表 11-12 和图 11-37。

11.23.1 规范说明

表 11-14 SRQseF 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|--------|-----------|-----|-----------|-----|-----------|-----|------|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| SRQseF | 2.5 | 5 | 2.5 | 5 | 2.5 | 5 | V/ns |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 2.5 | 5 | 2.5 | 5 | 2.5 | 5 | |

11.23.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效读时序。
3. 在上述时序中找出所有有效下降沿，一个有效下降沿从穿过 $V_{OH(AC)}$ 开始，到下一个 $V_{OL(AC)}$ 结束。
4. 对于所有的有效下降沿，计算得到 TR，即从穿过 $V_{OH(AC)}$ 开始到穿过 $V_{OL(AC)}$ 结束的时间。
5. 计算得到 $SRQseF = [V_{OH(AC)} - V_{OL(AC)}] / TR$ 。
6. 找出测量结果中的最大值和最小值。
7. 将测量结果与合规限值进行比较。

11.23.3 测试结果参考

下图 11-39 为可观测的测试结果示例。




图 11-39 SRQseF 测试示例

12 数据掩码信号测试集

注: DM 为掩码信号, 该信号只在数据写入时有效, 且正常情况下该信号一般为低电平或者高阻态, 自动化测试时, 很多时候抓取不到时序波形, 这属于正常现象。

12.1 tDS.DM(base)

该测试的目的是验证数据掩码信号 DM 相对于 DQS 的建立时间 tDS 是否在 JEDEC 规范规定的基础值标准之内。该测试项与 11.5 项 tDS.DQ(base)一样, 详细信息可参考 11.5 项, 此处不再赘述。




图 12-1 tDS 和 tDH 的定义

12.1.1 规范说明

tDS.DM(base)的限值根据所选择数据速率以及 AC 电平的不同而不同。具体请参考 JESD79-3F Table 76, JESD79-3-1A-01 Table 12。

12.1.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IH(AC)}$ 相交的交叉点。

4. 找出上述脉冲时序中所有有效 DM 下降沿与 $V_{IL(AC)}$ 相交的交叉点。
5. 找出所有 DM 交叉点的下一个 DQS 与 0V 交叉点。
6. tDS 定义为 DM 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。
8. 将测量结果与合规限值进行比较。

12.1.3 测量结果参考

下图 12-2 为可观测的测试结果示例。




图 12-2 tDS.DM(base)测试示例

12.2 tDS.DM(derate)

该测试的目的是验证掩码信号 DM 相对于 DQS 的建立时间 t_{DS} 是否在 JEDEC 规范规定降额后的标准之内。该测试项与 11.6 项一样，可直接参考 11.6 节的内容。




图 12-3 t_{DS} 和 t_{DH} 的定义

12.2.1 规范说明

$t_{DS.DM(derate)}$ 的限值根据 DM 和 DQS 差分信号的压摆率以及 AC 的不同而改变。具体请参考 JESD79-3F Table 77、Table 78 等, JESD79-3-1A-01 Table 13、Table 14 等。

12.2.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IH(AC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DM 下降沿与 $V_{IL(AC)}$ 相交的交叉点。
5. 找出所有 DM 交叉点的下一个 DQS 与 0V 交叉点。
6. t_{DS} 定义为上述 DM 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。
8. 测量 DM 和 DQS 的平均压摆率。

9. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
10. 将测量结果与合规限值进行比较。

12.2.3 测量结果参考

下图 12-4 为可观测的测试结果示例。




图 12-4 tDS.DM(derate)测试示例

12.3 tDH.DM(base)

该测试的目的是验证数据掩码信号 DM 相对于 DQS 的保持时间 tDH 是否在 JEDEC 规范规定的基础值标准之内。tDH.DM(base)和前面的 11.7 项的 tDH.DQ(base)类似，此处不再赘述。




图 12-5 tDS 和 tDH 的定义

12.3.1 规范说明

tDH.DM(base)的限值根据所选择速率的不同而不同。具体请参考 JESD79-3F Table 76, JESD79-3-1A-01 Table 12。

12.3.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IL(DC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DM 下降沿与 $V_{IH(DC)}$ 相交的交叉点。
5. 找出所有 DM 交叉点的前一个 DQS 与 0V 交叉点。
6. tDH 定义为 DM 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。

8. 将测量结果与合规限值进行比较。

12.3.3 测量结果参考

下图 12-6 为可观测的测试结果示例。




图 12-6 tDH.DM(base)测试示例

12.4 tDH.DM(derate)

该测试的目的是验证数据掩码信号 DM 相对于 DQS 的保持时间 tDH 是否在 JEDEC 规范规定降额后的标准之内。tDH.DM(derate)和前面 11.8 节的 tDH.DQ(derate)类似，此处就不再赘述。




图 12-7 tDS 和 tDH 的定义

12.4.1 规范说明

tDH.DM(derate)的限值根据 DM 和 DQS 的压摆率的不同以及 AC 的不同而改变。具体请参考 JESD79-3F Table 77、Table 78, JESD79-3-1A-01 Table 13、Table 14 等。

12.4.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IL(DC)}$ 相交的交叉点。
4. 找出上述脉冲时序中所有有效 DM 下降沿与 $V_{IH(DC)}$ 相交的交叉点。
5. 找出所有 DM 交叉点的前一个 DQS 与 0V 交叉点。
6. tDS 定义为 DM 交叉点与 DQS 交叉点之间的时间。
7. 找出测量结果中的最小值和最大值。

8. 测量 DM 和 DQS 的平均压摆率。
9. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
10. 将测量结果与合规限值进行比较。

12.4.3 测量结果参考

下图 12-8 为可观测的测试结果示例。




图 12-8 tDH.DM(derate)测试示例

12.5 tDIPW(DM)

tDIPW(DM)是测量 DM 掩码信号的输入脉冲宽度，测量其值是否满足 JESD 规范。

12.5.1 规范说明

表 12-1 tDIPW(DM)规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|-----------|-----------|-----|-----------|-----|-----------|-----|----|
| tDIPW(DM) | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | ps |
| | 600 | - | 490 | - | 400 | - | |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 360 | - | 320 | - | 280 | - | |

12.5.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有 DM 有效的上升沿和下降沿穿过 V_{REF} 的点。
4. tDPIW 是指 DM 从一个上升沿/下降沿开始到下一个下降沿/上升沿结束的时间。
5. 找出测量结果的最小值和最大值。
6. 将测量结果与合规限值进行比较。

12.5.3 测量结果参考

下图 12-9 为可观测的测试结果示例。




图 12-9 tDIPW(DM)测试示例

12.6 tVAC

该测试的目的是验证掩码 DM 信号高电平高于 $V_{IH(AC)}$ 的持续时间以及低电平低于 $V_{IL(AC)}$ 的持续时间是 否在 JESD 规范规定的一致性限制范围内。




图 12-10 tVAC 在时序中的定义

12.6.1 规范说明

参见 JESD79-3F Table 81, JESD79-3-1A-01 Table 16。tVAC 阈值的取值范围根据其 Slew Rate 的不同而改变，且线性插值，DDR3L 也是如此。

12.6.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有 DM 有效的上升沿和下降沿穿过 $V_{IH(AC)}$ 以及 $V_{IL(AC)}$ 的点。
4. tVAC 是指 DM 上升沿穿过 $V_{IH(AC)}$ 的交叉点开始，到 DM 下降沿穿过 $V_{IH(AC)}$ 的交叉点结束的时间，或者 DM 下降沿穿过 $V_{IL(AC)}$ 的交叉点开始，到 DM 上升沿穿过 $V_{IL(AC)}$ 的交叉点结束的时间。
5. 找出测量结果的最小值和最大值。

12.6.3 测量结果参考

下图 12-11 为可观测的测试结果示例。




图 12-11 tVAC 测试示例

12.7 VIH.DM(AC)

该测试的目的是验证掩码信号 DM 的输入高电平电压值是否大于 JESD 的规范值。VIH.DM(AC)的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

12.7.1 规范说明

VIH.DM(AC)的阈值范围根据所选数据速率的不同以及 AC 的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A-01 Table 5。

12.7.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IH(AC)}$ 的交叉点。
4. 对于所有的 DM 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{IH,DM(AC)}$ 的值为 DQS 的交叉点向前移动 t_{DS} 时间间隔后 DM 的电压值。
6. 将测量结果与合规限值进行比较。

12.7.3 测试结果参考

下图 12-12 为可观测的测试结果示例。




图 12-12 VIH.DM(AC)测试示例

12.8 VIH.DM(DC)

该测试的目的是验证 DM 掩码信号的 $V_{IH,DM(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。DDR3 的 V_{REF} 的值设置为 0.75V，DDR3L 为 0.675V。用户可以根据实际的测试需求，选择使用配置中的 "阈值设置" 功能，更改 V_{REF} 值。

支持模式为 DDR3、DDR3L。

12.8.1 规范说明

$V_{IH,DM(DC)}$ 的阈值范围根据数据传输速率的不同而改变，具体请参考 JESD79-3F Table 24，JESD79-3-1A-01 Table 5。

12.8.2 计算方法

1. 获取并分离读写时序。
2. 找到第一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 上升沿与 $V_{IH(AC)}$ 的交叉点。
4. 对于所有的 DM 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{IH,DM(DC)}$ 的值为 DQS 的交叉点向后移动 t_{DH} 时间间隔后 DM 的电压值。
6. 将测量结果与合规限值进行比较。

12.8.3 测试结果参考

下图 12-13 为可观测的测试结果示例。




图 12-13 VIH.DM(DC) 测试示例

12.9 VIL_DM(AC)

该测试的目的是验证掩码信号 DM 的交流输入低电平电压值是否满足 JESD 的规范值。VIL_DM(AC) 的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

12.9.1 规范说明

VIL_DM(AC) 的阈值范围根据数据传输速率的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A-01 Table 5。

12.9.2 计算方法

1. 获取并分离读写脉冲时序。
2. 找到一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 下降沿与 VIL(AC) 的交叉点。
4. 对于所有的 DM 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 VIL_DM(AC) 的值为 DQS 的交叉点向前移动 tDS 时间间隔后，DM 的电压值。
6. 将测量结果与合规限值进行比较。

12.9.3 测试结果参考

下图 12-14 为可观测的测试结果示例。




图 12-14 VIL_DM(AC)测试示例

12.10 VIL.DM(DC)

该测试的目的是验证 DM 掩码信号的 $V_{ILDM(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。DDR3 的 V_{REF} 的值为 0.75V，DDR3L 为 0.675V。用户可以根据实际的测试需求，选择使用配置中的“阈值设置”功能，更改 V_{REF} 值。

支持模式为 DDR3、DDR3L。

12.10.1 规范说明

$V_{ILDM(DC)}$ 的阈值范围根据数据传输速率的不同而改变，具体请参考 JESD79-3F Table 24, JESD79-3-1A-01 Table 5。

12.10.2 计算方法

1. 获取并分离读写时序。
2. 找到一个有效写时序。
3. 找出上述脉冲时序中所有有效 DM 下降沿与 $V_{IL(AC)}$ 的交叉点。
4. 对于所有的 DM 交叉点找到下一个 DQS 穿过 0V 的交叉点。
5. 则 $V_{ILDM(DC)}$ 的值为 DQS 的交叉点向前移动 t_{DH} 时间间隔后，DM 的电压值。
6. 将测量结果与合规限值进行比较。

12.10.3 测试结果参考

下图 12-15 为可观测的测试结果示例。




图 12-15 VIL.DM(DC)测试示例

12.11 压摆率(Slew Rate)(DM)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且 JESD 规范并未给出判断标准。在自动化测量中，DM 的 setup time 或 hold time 的 slew rate 测量仅作参考，没有判断标准。

12.11.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为 tDS 补偿值的选择依据，否则使用切线压摆率作为依据。测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。标称压摆率如下图 12-16 所示：

建立时间 (tDS) 的压摆率定义：

- 上升信号：从上升沿穿过 VREF(dc)到第一次穿过 VIH(ac)min 的斜率。
- 下降信号：从下降沿穿过 VREF(dc)到第一次穿过 VIL(ac)max 的斜率。

保持时间 (tDH) 的压摆率定义：

- 上升信号：从最后一次穿过 VIL(dc)max 到上升沿穿过 VREF(dc)的斜率。
- 下降信号：从最后一次穿过 VIH(dc)min 到下降沿穿过 VREF(dc)的斜率。




图 12-16 标称压摆率




图 12-17 切线压摆率

12.11.1 测试结果参考

下图 12-18 为可观测的测试结果示例。




图 12-18 Slew rate Setup/Hold-Rising/Falling(DM)测试示例测试示例

12.12 Overshoot 和 Overshoot Area(DM)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JESD 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 12-19 过冲幅度和过冲面积的定义


12.12.1 规范说明

表 12-2 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19V-ns | 0.15V-ns | 0.13V-ns | 0.11V-ns | 0.10V-ns |

12.12.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 V_{DDQ} （或 V_{DDCA} ）上升交叉点开始，到 V_{DDQ} （或 V_{DDCA} ）下降交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ （或 V_{DDCA} ）。
 - ii 评估低于 V_{DDQ} （或 V_{DDCA} ）的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} （或 V_{DDCA} ）。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 12-20 过冲面积计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0 V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与符合性测试限值进行比较。

12.12.3 测试结果参考

下图 12-21 为可观测的测试结果示例。




图 12-21 Overshoot(DM)和 Overshoot Area(DM)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

12.13 Undershoot 和 Undershoot Area(DM)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 12-22 下冲幅度和下冲面积的定义

12.13.1 规范说明

表 12-3 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19V-ns | 0.15V-ns | 0.13V-ns | 0.11V-ns | 0.10V-ns |

12.13.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{MIN}$ 。
 - ii 通过梯形法面积计算，评估 0V 以下的总面积（参考图 12-20）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。
4. 从存储结果中找出下面最差的结果。

5. 将测试结果与符合性测试限值进行比较。

12.13.3 测试结果参考

下图 12-23 为可观测的测试结果示例。




图 12-23 Undershoot(DM)和 Undershoot Area(DM)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

13 命令或地址信号测试集

13.1 tIS(base)

该测试的目的是验证命令或者地址信号相对于 CK 的建立时间 tIS 是否在 JEDEC 规范规定的基础值标准之内。tIS (total setup time) = tIS(base) + Δ tIS。tIS(base)是数据手册中给出的基准值，通常基于标称斜率（例如 Command/Address slew rate 2 V/ns 和 CLK 差分信号 slew rate 1 V/ns）定义的，也是通过查表所得，例如 DDR3_JESD79-3F 规范文档中的 table 70。 Δ tIS 是降额值，用于根据 Command/Address 和 CLK 差分信号的实际信号斜率调整 tIS(base)。 Δ tIS 的值，通常通过查表获得，例如 DDR3_JESD79-3F 规范文档中的 table 71、table 72 等。




图 13-1 tIS 和 tIH 的定义

13.1.1 规范说明

tIS(base)的阈值根据所选择数据速率的不同以及 AC 的不同而改变。具体请参考 JESD79-3F Table 70, JESD79-3-1A-01 Table 7。

13.1.2 计算方法

1. 预置示波器。
2. 在被测命令或地址的上升沿或下降沿触发。

3. 找出被测信号上升沿与 $V_{IH(AC)}$ 的所有交叉点。
4. 找出被测信号下降沿与 $V_{IL(AC)}$ 的所有交叉点。
5. 对于找到的所有交叉点，向后搜索时钟与 0V 的最近的交叉点。
6. 取被测信号交叉点与相对于时钟交叉点之间的时间差为 tIS 。
7. 找出测量结果中的最小值和最大值。
8. 将测量结果与合规限值进行比较。

13.1.3 测量结果参考

下图 13-2 为可观测的测试结果示例。



图 13-2 tIS(base)测试示例

13.2 tIS(derate)

该测试的目的是验证命令或者地址信号相对于 CLK 差分信号的建立时间 tIS 是否在 JEDEC 规范规定降额后的标准之内。




图 13-3 tIS 和 tIH 的定义

13.2.1 规范说明

tIS(derate)的限值根据 Command/Address/CLK 差分信号压摆率的不同以及 AC 的不同而改变。具体请参考 JESD79-3F Table 71 到 Table 74, JESD79-3-1A-01 Table 8、Table 9、Table 10。

13.2.2 计算方法

1. 预置示波器。
2. 在被测命令或地址的上升沿或下降沿触发。
3. 找出被测信号上升沿与 $V_{IH(AC)}$ 的所有交叉点。
4. 找出被测信号下降沿与 $V_{IL(AC)}$ 的所有交叉点。
5. 对于找到的所有交叉点，向后搜索时钟与 0V 的最近的交叉点。
6. 取被测信号交叉点与相对于时钟交叉点之间的时间差为 tIS。

7. 测量 ADD/CMD 和时钟的平均压摆率。
8. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
9. 将测量结果与合规限值进行比较。

13.2.3 测量结果参考

下图为可观测的测试结果示例。



图 13-4 tIS(derate)测试示例

13.3 tIH(base)

该测试的目的是验证命令或者地址信号相对于 CLK 的保持时间 t_{IH} 是否在 JEDEC 规范规定的基础值标准之内。 $t_{IH}(\text{base})$ 和前面的 $t_{DS.DQ}(\text{base})$ 类似, $t_{IH}(\text{total hold time}) = t_{IH}(\text{base}) + \Delta t_{IH}$, 此处不再赘述。




图 13-5 t_{IS} 和 t_{IH} 的定义

13.3.1 规范说明

$t_{IH}(\text{base})$ 的限值根据所选择速率的不同而改变。具体请参考 JESD79-3F Table 70, JESD79-3-1A-01 Table 7。

13.3.2 计算方法

1. 预置示波器。
2. 在被测命令或地址的上升沿或下降沿触发。
3. 找出被测信号上升沿与 $V_{IH(DC)}$ 的所有交叉点。
4. 找出被测信号下降沿与 $V_{IL(DC)}$ 的所有交叉点。
5. 对于找到的所有交叉点, 向前搜索时钟与 0V 的最近的交叉点。

6. 取被测信号交叉点与相对于时钟交叉点之间的时间差为 tIH。
7. 找出测量结果中的最小值和最大值。
8. 将测量结果与合规限值进行比较。

13.3.3 测量结果参考

下图 13-6 为可观测的测试结果示例。




图 13-6 tIH(base)测试示例

13.4 tIH(derate)

该测试的目的是验证命令或地址信号相对于 CK 的保持时间 tIH 是否在 JEDEC 规范规定降额后的标准之内。tIH(derate)和前面的 tDS.DQ(derate)类似，此处不再赘述




图 13-7 tIS 和 tIH 的定义

13.4.1 规范说明

tIH(derate)的限值根据 Command/Address/CLk 差分信号压摆率的不同以及 AC 的不同而改变。具体请参考 JESD79-3F Table 71 到 Table 74, JESD79-3-1A-01 Table 8、Table 9、Table 10。

13.4.2 计算方法

1. 预置示波器。
2. 在被测命令或地址的上升沿或下降沿触发。
3. 找出被测信号上升沿与 $V_{IH(DC)}$ 的所有交叉点。
4. 找出被测信号下降沿与 $V_{IL(DC)}$ 的所有交叉点。
5. 对于找到的所有交叉点，向前搜索时钟与 0V 的最近的交叉点。
6. 取被测信号交叉点与相对于时钟交叉点之间的时间差为 tIH。

7. 测量 ADD/CMD 和时钟的平均压摆率。
8. 根据平均压摆率的值查询降额表决定该测试项的合规限值。
9. 将测量结果与合规限值进行比较。

13.4.3 测量结果参考

下图 13-8 为可观测的测试结果示例。



图 13-8 tIH(derate)测试示例

13.5 tIPW

该测试项验证命令或者地址信号的输入脉冲宽度是否在 JEDEC 规范规定的一致性限制范围内。

13.5.1 规范说明

表 13-1 tIPW 规格要求

| 参数 | DDR3-800 | | DDR3-1066 | | DDR3-1333 | | 单位 |
|------|-----------|-----|-----------|-----|-----------|-----|----|
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| tIPW | 900 | - | 780 | - | 620 | - | ps |
| | DDR3-1600 | | DDR3-1866 | | DDR3-2133 | | |
| | 最小值 | 最大值 | 最小值 | 最大值 | 最小值 | 最大值 | |
| | 560 | - | 535 | - | 470 | - | |

13.5.2 计算方法

1. 预置示波器，在被测地址或控制信号的上升沿或下降沿触发。
2. 找出被测信号上升沿/下降沿上所有与 V_{REF} 相交的交叉点。
3. 找出上述脉冲时序中所有被测信号有效的上升沿和下降沿穿过 V_{REF} 的点。
4. tDPIW 是指被测信号从一个上升沿/下降沿开始到下一个下降沿/上升沿结束的时间。
5. 找出测量结果的最小值和最大值。
6. 将测量结果与合规限值进行比较。

13.5.3 测量结果参考

下图 13-9 为可观测的测试结果示例。




图 13-9 tIPW 测试示例

13.6 tVAC(CA)

该测试的目的是验证命令或地址信号电平高于 $V_{IH(AC)}$ 的时间以及低于 $V_{IL(AC)}$ 的时间是否在 JEDEC 规范规定的一致性限制范围内。




图 13-10 tVAC 的定义

13.6.1 规范说明

参见 JESD79-3F Table 75, JESD79-3-1A-01 Table 11。tVAC 阈值的取值范围根据其 Slew Rate 的不同而改变，且线性插值，DDR3L 也是如此。

13.6.2 计算方法

1. 预置示波器。
2. 在被测命令/地址/控制信号的上升沿或下降沿触发。
3. 找出被测信号上升沿/下降沿上与 $V_{IL(AC)}$ 相交的所有交叉点。
4. 找出被测信号上升沿/下降沿与 $V_{IH(AC)}$ 交叉的所有交叉点。
5. tVAC 是指被测信号上升沿穿过 $V_{IH(AC)}$ 的交叉点开始，到下降沿穿过 $V_{IH(AC)}$ 的交叉点结束的时间，或者下降沿穿过 $V_{IL(AC)}$ 的交叉点开始，到上升沿穿过 $V_{IL(AC)}$ 的交叉点结束的时间。
6. 找出测量结果的最小值和最大值。

13.6.3 测量结果参考

下图 13-11 为可观测的测试结果示例。



图 13-11 tVAC(CA)测试示例

13.7 VIH.CA(AC)

该测试的目的是验证命令或地址信号的输入高电平电压值是否大于 JESD 的规范值。VIH.CA(AC)的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

13.7.1 规范说明

VIH.CA(AC)的规定范围根据所选择速率的不同以及 AC 的不同而改变，具体请参考 JESD79-3F Table 23, JESD79-3-1A-01 Table 4。

13.7.2 计算方法

1. 预置示波器，在被测时钟信号的上升沿触发。
2. 在整个波形中找出所有有效的正脉冲。有效正脉冲从有效上升沿的 V_{REF} 交叉点开始，到下一个有效下降沿的 V_{REF} 交叉点结束
3. 对于一个有效的正脉冲执行 V_{TOP} 测量，并将 V_{TOP} 测量结果作为 $V_{IH.CA(AC)}$ 值。
4. 对波形中发现的所有有效正脉冲重复上一步操作。
5. 从测出的 $V_{IH.CA(AC)}$ 中找出最差的结果。

13.7.3 测试结果参考

下图 13-12 为可观测的测试结果示例。




图 13-12 VIH.CA(AC)测试示例

13.8 VIH.CA(DC)

该测试的目的是验证命令或者地址信号的 $V_{IH,CA(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。该测试项的阈值和 V_{ref} 有关，DDR3 的 V_{REF} 的值设置为 0.75V，DDR3L 为 0.675V。用户可以根据实际的测试需求，选择使用配置中的“阈值设置”功能，更改 V_{REF} 值。

支持模式为 DDR3、DDR3L。

13.8.1 规范说明

$V_{IH,CA(DC)}$ 的范围根据所选择速率的不同而改变，具体请参考 JESD79-3F Table 23, JESD79-3-1A-01 Table 4。

13.8.2 计算方法

1. 预置示波器，在被测时钟信号的上升沿触发。
2. 在整个波形中找出所有有效的正脉冲。有效正脉冲从有效上升沿的 V_{REF} 交叉点开始，到下一个有效下降沿的 V_{REF} 交叉点结束
3. 对于一个有效的正脉冲执行 V_{TOP} 测量，并将 V_{TOP} 测量结果作为 $V_{IH,CA(DC)}$ 值。
4. 对波形中发现的所有有效正脉冲重复上一步。
5. 从测出的 $V_{IH,CA(DC)}$ 中找出最差的结果。

13.8.3 测试结果参考

下图 13-13 为可观测的测试结果示例。




图 13-13 VIH.CA(DC)测试示例

13.9 VIL.CA(AC)

该测试的目的是验证命令或地址信号的交流输入低电平电压值是否满足 JESD 的规范值。VIL.CA(AC) 的取值范围与 Vref 有关，DDR3 的 Vref 为 0.75V；DDR3L 为 0.675V；用户可以根据实际的测试需求，使用配置中的“阈值设置”功能来更改 Vref 的值。

支持模式为 DDR3、DDR3L。

13.9.1 规范说明

$V_{IL,CA(AC)}$ 的范围根据所选择速率的不同以及 AC 的不同而改变，具体请参考 JESD79-3F Table 23，JESD79-3-1A-01 Table 4。

13.9.2 计算方法

1. 预置示波器，在被测时钟信号的下降沿触发。
2. 在整个波形中找出所有有效的负脉冲。有效负脉冲从有效下降沿的 V_{REF} 交叉点开始，到下一个有效上升沿的 V_{REF} 交叉点结束
3. 对于一个有效的负脉冲执行 V_{BASE} 测量，并将 V_{BASE} 测量结果作为 $V_{IL,CA(AC)}$ 值。
4. 对波形中发现的所有有效负脉冲重复上一步。
5. 从测出的 $V_{IL,CA(AC)}$ 中找出最差的结果。

13.9.3 测试结果参考

下图 13-14 为可观测的测试结果示例。




图 13-14 VIL.CA(AC)测试示例

13.10 VIL.CA(DC)

该测试的目的是验证命令或地址信号的 $V_{IL,CA(DC)}$ 值是否在 JEDEC 规范规定的一致性限制范围内。该测试项的阈值和 V_{ref} 有关，DDR3 的 V_{REF} 的值为 0.75V，DDR3L 为 0.675V。用户可以根据实际的测试需求，选择使用配置中的“阈值设置”功能，更改 V_{REF} 值。

支持模式为 DDR3、DDR3L。

13.10.1 规范说明

$V_{IL,CA(DC)}$ 的阈值范围根据所选择速率的不同而改变，具体请参考 JESD79-3F Table 23, JESD79-3-1A-01 Table 4。

13.10.2 计算方法

1. 预置示波器，在被测时钟信号的下降沿触发。
2. 在整个波形中找出所有有效的负脉冲。有效负脉冲从有效下降沿的 V_{REF} 交叉点开始，到下一个有效上升沿的 V_{REF} 交叉点结束
3. 对于一个有效的负脉冲执行 V_{BASE} 测量，并将 V_{BASE} 测量结果作为 $V_{IL,CA(DC)}$ 值。
4. 对波形中发现的所有有效负脉冲重复上一步。
5. 从测出的 $V_{IL,CA(DC)}$ 中找出最差的结果。

13.10.3 测试结果参考

下图 13-15 为可观测的测试结果示例。




图 13-15 VIL.CA(DC)测试示例

13.11 压摆率(Slew Rate)(CA)

信号的建立和保持时间的压摆率(slew rate)主要针对 Address/Command/Data 这些单端信号，且 JESD 规范并未给出判断标准。对于 CLK 和 DQS 这种差分信号，JESD 规范中也没有规定差分信号的单端连接下的测量标准。在自动化测量中，CA 的 setup time 或 hold time 的 slew rate 测量，仅作为参考，没有判断标准。

13.11.1 计算方法(SlewSR / SlewSF / SlewHR / SlewHF)

标准上分为了标称压摆率和切线压摆率，对于下图中的建立/保持时序的压摆率，当波形早于标称压摆率时，使用标称压摆率作为 t_{IS} 补偿值的选择依据，否则使用切线压摆率作为依据。测试时，对所有有效的边沿，取其标称压摆率作为测量值，统计所有测量值与用户定义的阈值进行比对。标称压摆率如下图 13-16 所示：

建立时间 (t_{IS}) 的压摆率定义：

- 上升信号：从上升沿穿过 $V_{REF(dc)}$ 到第一次穿过 $V_{IH(ac)min}$ 的斜率。
- 下降信号：从下降沿穿过 $V_{REF(dc)}$ 到第一次穿过 $V_{IL(ac)max}$ 的斜率。

保持时间 (t_{IH}) 的压摆率定义：

- 上升信号：从最后一次穿过 $V_{IL(dc)max}$ 到上升沿穿过 $V_{REF(dc)}$ 的斜率。
- 下降信号：从最后一次穿过 $V_{IH(dc)min}$ 到下降沿穿过 $V_{REF(dc)}$ 的斜率。




图 13-16 标称压摆率




图 13-17 切线压摆率

13.11.2 测试结果参考

下图 13-18 为可观测的测试结果示例。




图 13-18 Slew rate Setup/Hold-Rising/Falling(CA)测试示例

13.12 Overshoot 和 Overshoot Area(CA)

过冲测试可分为两个子测试：过冲幅度和过冲面积测试。过冲测试的目的是从获取的波形区域验证测试信号的过冲值（过冲幅度和过冲面积）是否满足 JESD 规范中规定的一致性限值。过冲面积的计算基于过冲宽度和过冲幅度。过冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 13-19 过冲幅度和过冲面积的定义


13.12.1 规范说明

表 13-2 过冲幅度和过冲面积规格要求

| 参数 | 规格 | | | | | |
|----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Overshoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Overshoot Area | 0.25V-ns | 0.19 V-ns | 0.15 V-ns | 0.13 V-ns | 0.11 V-ns | 0.10 V-ns |

13.12.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找过冲区。过冲区从 V_{DDQ} （或 V_{DDCA} ）上升交叉点开始，到 V_{DDQ} （或 V_{DDCA} ）下降交叉点结束。
2. 在过冲区域内，执行以下步骤：
 - i 通过以下步骤评估过冲幅度：
 - a 使用 T_{MAX} 和 V_{MAX} 获取波形过冲区最大电压。
 - b 计算：过冲幅度 = $V_{MAX} - V_{DDQ}$ （或 V_{DDCA} ）。
 - ii 评估低于 V_{DDQ} （或 V_{DDCA} ）的区域 = (过冲区域结束 - 过冲区域开始) * V_{DDQ} （或 V_{DDCA} ）。
 - iii 采用梯形法计算 0 V 以上的总面积，如下图所示：



$$\text{Area} \approx \Delta x \left(\frac{y_0}{2} + y_1 + y_2 + y_3 + \dots + \frac{y_n}{2} \right)$$

图 13-20 过冲面积计算方式

- iv 计算 V_{DDQ} (或 V_{DDCA}) 以上的面积 = 0 V 以上的总面积 - V_{DDQ} (或 V_{DDCA}) 以下的面积。
- v 将计算结果存储, 供以后的最坏情况查找过程使用。
3. 对获取的波形中发现的其余过冲区重复上一步。
4. 从存储结果中找出下面最差的结果。
5. 将测试结果与符合性测试限值进行比较。

13.12.3 测试结果参考

下图 13-21 为可观测的测试结果示例。




图 13-21 Overshoot(CA)和 Overshoot Area(CA)测试示例

注: 若测试的过冲幅度和过冲面积均为 0, 表明被测信号幅度没有超过 V_{DDQ} , 此为正常现象。

13.13 Undershoot 和 Undershoot Area(CA)

下冲测试可分为两个子测试：下冲幅度和下冲面积测试。下冲测试的目的是从获取的波形区域验证测试信号的下冲值（下冲幅度和下冲面积）是否满足 JESD 规范中规定的一致性限值。下冲面积的计算基于下冲宽度和下冲幅度。下冲区域应小于或等于 JESD 规范中规定的一致性限制。




图 13-22 下冲幅度和下冲面积的定义

13.13.1 规范说明

表 13-3 下冲幅度和下冲面积规格要求

| 参数 | 规格 | | | | | |
|-----------------|----------|-----------|-----------|-----------|-----------|-----------|
| | DDR3-800 | DDR3-1066 | DDR3-1333 | DDR3-1600 | DDR3-1866 | DDR3-2133 |
| Undershoot | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V | 0.4V |
| Undershoot Area | 0.25V-ns | 0.19V-ns | 0.15V-ns | 0.13V-ns | 0.11V-ns | 0.10V-ns |

13.13.2 计算方法

1. 采样/获取信号数据，在获取的波形中查找下冲区。
2. 在下冲区域内，执行以下步骤：
 - i 通过以下步骤评估下冲幅度：
 - a 使用 T_{MIN} 和 V_{MIN} 获取波形下冲区最大电压。
 - b 计算：下冲幅度 = $0 - V_{MIN}$ 。
 - ii 通过梯形法面积计算，评估 0V 以下的总面积（参考图 13-20）。
 - iii 为以后的最坏情况查找过程存储计算结果。
3. 对获取的波形中发现的其余下冲区域重复上一步。

4. 从存储结果中找出下面最差的结果。
5. 将测试结果与符合性测试限值进行比较。

13.13.3 测试结果参考

下图 13-23 为可观测的测试结果示例。




图 13-23 Undershoot(CA)和 Undershoot Area(CA)测试示例

注：若测试的下冲幅度和下冲面积均为 0，表明被测信号幅度没有超过 VSSQ，此为正常现象。

关于鼎阳

鼎阳科技 (SIGLENT) 是通用电子测试测量仪器领域的行业领军企业, A 股上市公司。

2002 年, 鼎阳科技创始人开始专注于示波器研发, 2005 年成功研制出鼎阳第一款数字示波器。历经多年发展, 鼎阳产品已扩展到数字示波器、手持示波表、函数/任意波形发生器、频谱分析仪、矢量网络分析仪、射频/微波信号源、台式万用表、直流电源、电子负载、精密源表等基础测试测量仪器产品, 是全球极少数能够同时研发、生产、销售数字示波器、信号发生器、频谱分析仪和矢量网络分析仪四大通用电子测试测量仪器主力产品的厂家之一, 国家重点“小巨人”企业。同时也是国内主要竞争对手中极少数同时拥有这四大主力产品并且四大主力产品全线进入高端领域的厂家。公司总部位于深圳, 在马来西亚槟城州设有生产基地, 在美国克利夫兰、德国奥格斯堡、日本东京成立了子公司, 在成都成立了分公司, 产品远销全球 80 多个国家和地区, SIGLENT 已经成为全球知名的测试测量仪器品牌

联系我们

深圳市鼎阳科技股份有限公司
全国免费服务热线: 400-878-0807
网址: www.siglent.com

声明

 是深圳市鼎阳科技股份有限公司的注册商标, 事先未经过允许, 不得以任何形式或通过任何方式复制本手册中的任何内容。本资料中的信息代替原先的此前所有版本。技术数据如有变更, 恕不另行通告。

技术许可

对于本文档中描述的硬件和软件, 仅在得到许可的情况下才会提供, 并且只能根据许可进行使用或复制。

