Os sistemas de computação e comunicação da próxima geração irão lidar com fluxos de dados da ordem das dezenas de gigabits por segundo. Muitos destes sistemas irão adotar processadores e conjuntos de chips SERDES (serializador/desserializador) a funcionar a frequências de relógio superiores à gama dos gigahertz. As topologias tradicionais de barramento paralelo atingiram os seus limites de largura de banda. À medida que os barramentos paralelos se tornam maiores, a complexidade e o custo do encaminhamento da placa de circuito impresso (PCB) aumentam exponencialmente. Os canais série de alta velocidade surgiram como uma solução para a crescente distorção entre as linhas de dados e de relógio nas arquiteturas de barramento paralelo. As mais recentes arquiteturas de barramento série substituíram rapidamente as arquiteturas tradicionais de barramento paralelo em sistemas digitais de alta velocidade. Os engenheiros estão a adotar vários protocolos de interligação série de gigabits com relógio incorporado para simplificar as ligações e aumentar a largura de banda por canal.